欢迎访问ic37.com |
会员登录 免费注册
发布采购

PPC440GX-3CF667CZ 参数 Datasheet PDF下载

PPC440GX-3CF667CZ图片预览
型号: PPC440GX-3CF667CZ
PDF下载: 下载PDF文件 查看货源
内容描述: 的Power PC 440GX嵌入式处理器 [Power PC 440GX Embedded Processor]
分类和应用: 微控制器和处理器外围集成电路微处理器PC时钟
文件页数/大小: 93 页 / 1501 K
品牌: AMCC [ APPLIED MICRO CIRCUITS CORPORATION ]
 浏览型号PPC440GX-3CF667CZ的Datasheet PDF文件第82页浏览型号PPC440GX-3CF667CZ的Datasheet PDF文件第83页浏览型号PPC440GX-3CF667CZ的Datasheet PDF文件第84页浏览型号PPC440GX-3CF667CZ的Datasheet PDF文件第85页浏览型号PPC440GX-3CF667CZ的Datasheet PDF文件第87页浏览型号PPC440GX-3CF667CZ的Datasheet PDF文件第88页浏览型号PPC440GX-3CF667CZ的Datasheet PDF文件第89页浏览型号PPC440GX-3CF667CZ的Datasheet PDF文件第90页  
440GX - 的Power PC 440GX嵌入式处理器
版本1.15 - 二零零七年八月三十○日
数据表
实施例1:
如果数据到PLB时钟定时在下面的例子中,如图所示,然后读出时钟不延迟和舞台
1数据采样
(1).
除了小型,低配设物理内存频率的内存系统
靠近PPC440GX ,这是不可能的第1阶段的数据进行采样。当数据之后到来时,它是必要的
以样品台2或第3阶段的数据。 (见实施例2和3)。另一种方式来获得所需的数据到PLB定时到
让第一阶段抽样缓冲MemClkOut0和偏移是否足够,以保证计时。在本实施例
T
T
= 1.27ns ,在最坏的情况下。
DDR SDRAM的读周期时序例1
DQS引脚
在引脚数据
D0
T
DQS阶段1℃
D1
D2
D3
在第一阶段D数据
T
DIN
D0
T
P
T
P
D1
D2
D3
D0
D0
D1
D0
D0
D1
D2
D2
D2
D3
D2
D3
数据输出第1阶段
在RDSP数据
不带ECC
T
T
PLB时钟
数据出来RDSP
D0
D1
D2
D3
(1)
T
=延迟的DQS在封装引脚到C上的第1阶段FF 。
T
P
=传播延迟,通过农民田间学校
T
DIN
=延迟从封装引脚到D数据第1阶段FF 。
T
T
=传播延迟,第一阶段投入RDSP输入W / O型ECC
86
AMCC