LP62S2048A-I Series
Pin Configurations
n SOP
n TSOP/(TSSOP)
n CSP (Chip Size Package)
36-pin Top View
1
VCC
A15
CE2
WE
A13
A8
32
31
30
29
28
27
26
A17
A16
A14
16
1
2
3
4
1
2
3
4
5
6
A8
A0
A1
A2
CE2
WE
A3
A4
A6
A7
A
B
A12
A7
A6
A5
A4
A3
I/O
I/O
5
I/O
I/O
1
5
6
C
D
E
F
6
NC
A5
2
A9
7
8
GND
VCC
VCC
GND
A11
OE
25
24
23
22
9
A10
10
11
A2
A1
I/O
I/O
7
NC
CE1
A11
A17
A16
A12
I/O
I/O
3
CE1
4
G
H
8
OE
A15
A13
A0
I/O8
12
13
14
15
16
21
20
19
18
17
A9
A10
A14
I/O1
I/O7
I/O6
I/O5
I/O4
I/O2
I/O3
32
17
GND
Pin No.
1
2
3
4
5
6
7
8
9
10
A16
26
11
A14
27
12
A12
28
13
A7
14
A6
15
A5
16
A4
32
Pin
Name
A11
17
A9
18
A2
A8
19
A1
A13
20
WE
21
CE2
22
A15
VCC
24
A17
25
Pin No.
23
29
30
31
Pin
Name
I/O3
I/O8
A3
A0
I/O1
I/O2
GND
I/O4
I/O5
I/O6
I/O7
CE1
A10
OE
Block Diagram
A0
VCC
GND
ROW
1024 X 2048
MEMORY ARRAY
A15
A16
A17
DECODER
I/O1
COLUMN I/O
INPUT DATA
CIRCUIT
I/O8
CE2
CE1
OE
CONTROL
CIRCUIT
WE
PRELIMINARY (June, 2002, Version 0.0)
3
AMIC Technology, Inc.
AMICC [ AMIC TECHNOLOGY ]
