AMS73CAG01808RA
信号引脚说明
针
CK ， CK
TYPE
输入
功能
时钟：
CK和CK是差分时钟输入。所有地址和控制输入信号进行采样的
CK和CK的下降沿的正面边缘的交叉。输出（读出）的数据被引用到
CK和CK的口岸
时钟使能：
CKE高激活，并且CKE低停用，内部时钟信号和输入设备
缓冲器和输出驱动器。以CKE低提供预充电掉电和自刷新能操作
通报BULLETIN （所有银行闲置） ，或Active掉电（行活动在任何一家银行） 。 CKE是异步的自我
刷新退出。 V后
REFCA
上的电源和初始化序列期间已经稳定，就必须
在所有操作（包括自刷新）来维持。 CKE必须保持高通量
读取和写入访问。输入缓冲器，但不包括CK ， CK ， ODT和CKE是加电过程中禁用
下来。输入缓冲器，除CKE ，被禁止在自-refresh 。
片选：
当CS为高电平注册的所有命令被屏蔽。 CS提供了使用外部排名
选择与多个队伍体系。 CS被认为是命令代码的一部分。
片上终端：
ODT （注册HIGH ）使终端电阻内部的DDR3
SDRAM 。当启用时， ODT仅施加到每个DQ ， DQS ， DQS和DM / TDQS ，NU / TDQS 。
如果模式寄存器（ MR1 ）是亲编程禁用ODT的ODT引脚将被忽略。
输入命令：
RAS ， CAS和WE （连同CS ）被定义输入的命令。
输入数据掩码：
DM为输入掩码信号为写入数据。当DM采样输入数据被屏蔽
高coinci凹痕与输入的数据在写访问。 DM进行采样DQS的两边。
银行地址输入：
BA0 - BA2确定哪个银行的积极，读，写或预充电命令
被应用。银行地址也确定哪个模式寄存器是一个MRS期间访问
周期。
地址输入：
所提供的行地址为有效的命令和列地址进行读/
写命令，以选择一个位置在各行的存储器阵列的。 （ A10 / AP和
A12 / BC有额外的功能，见下文）的地址输入过程中也提供了操作码
模式寄存器设置命令。
Autoprecharge ：
A10是在读/写命令取样以确定是否Autoprecharge
应该是每个形成为读/写操作后，所访问的银行。 （高： Autoprecharge ;
低：一个预充电命令中没有Autoprecharge ） A10进行采样，以确定是否预
收费适用于一家银行（ A10低）或所有银行（ A10高点） 。如果只有一个存储体是被预充电，
银行选择通过银行地址。
突发印章：
在读A12采样和写入命令，以确定是否爆裂斩（上即时）
将每个形成的。 （高：不爆裂斩， LOW ：爆裂斩） 。请参见命令真值表细节。
低电平有效异步复位：
复位有效时， RESET为低，且处于非活动状态时， RESET
为HIGH 。复位必须在正常操作期间为高电平。 RESET是CMOS轨到轨信号与DC
高和低于80 ％和VDD的20 ％，即1.20V直流高和0.30V直流低。
数据输入/输出：
双向数据总线。
数据选通：
输出读取数据，输入与写入数据。边沿对齐的读数据，集中在
写入数据。数据选通信号DQS的成对差分信号DQS ，以提供差分对显
naling到系统中读取和写入。 DDR3 SDRAM支持差分数据选通信号和唯一
不支持单端。
CKE
输入
CS
ODT
输入
输入
RAS ， CAS ， WE
DM
BA0 - BA2
输入
输入
输入
A0 - A13
输入
A10 / AP
输入
A12 / BC
RESET
输入
输入
DQ0 - DQ7
DQS ， DQS
输入/
产量
输入/
产量
AMS73CAG01808RA
1.0版2010年12月
4
AMS [ Advanced Monolithic Systems Ltd ]
