读数据
并行输出
要使用并行输出，配合PAR / SER （引脚20 ）高。该
并行输出将被激活时的R / C （引脚22 ）为高电平和
CS（引脚23）为低电平。 CS和R / C中的任何其他组合
将三态并行输出。有效转换的数据可以是
读在2个8位字节的D7-D0 （销9-13和15-17） 。当
字节（引脚21 ）为低时， 8个最显著位将
有效的MSB上的D7 。当BYTE为高电平时，至少8
显著位将是有效的LSB上D0 。字节可
被切换到阅读在一个转换周期两个字节。
在初始加电时，并行输出将包含
不确定的数据。
并行输出端（在转换）
转换'N'完成和输出寄存器之后
已更新， BUSY （引脚24）将变为高电平。有效数据
从转换'N'将可以在D7 - D0 （ 9-13针
和15-17 ） 。 BUSY变高，可用于锁存
数据。参阅表Ⅱ和图2和图3为定时
约束。
并行输出（转换期间）
转换后的'N'已经启动，从有效数据
转换'东经 - 1'可被读取和有效期到12μs
符号
t
1
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
7
+ t
8
t
9
t
10
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
t
21
t
22
t
23
t
24
t
25
t
26
t
27
t
28
t
29
t
30
描述
转换脉冲宽度
开始转换到新的数据有效
开始转换到BUSY LOW
BUSY LOW
转换结束繁忙HIGH
孔径延迟
转换时间
采集时间
生产时间
总线释放时间
数据有效到繁忙的
开始转换到以前的数据无效
总线访问时间和BYTE时滞
开始转换到DATACLK延迟
DATACLK期
数据有效到DATACLK高
DATACLK低到数据无效
外部DATACLK期
外部DATACLK高
外部DATACLK低
转换'N'开始后。不要试图读取数据
超越转换开始'N' ，直到BUSY后12μs
（引脚24）变为高电平;这可能会导致读取无效数据。
参阅表Ⅱ和图2和图3为时序约束。
串行输出
当PAR / SER （引脚20 ）为低电平时，数据可以同步输出
串联与内部数据时钟或外部数据时钟。
当EXT / INT （引脚12）为低时， DATACLK （引脚15）为
输出是CS的状态（引脚始终处于活动状态，无论
23 ）和R / C（引脚22） 。该SDATA输出有效时，
BUSY （引脚24）为低电平。否则，它是在一个三态
条件。当EXT / INT为高， DATACLK是输入。
该SDATA输出有效时， CS为低电平， R / C是
HIGH 。否则，它是在三态条件。不管
EXT / INT， SYNC（引脚13）的状态是输出和总
活性，而TAG（引脚17）总是输入。
内部数据时钟（转换期间）
要使用内部数据时钟，配合EXT / INT （引脚12）低。
的R / C（引脚22）和CS （引脚23 ）为低电平就会组合
开始转换'N '和激活内部数据时钟
（通常900kHz的时钟速率） 。该ADS7825将输出16
有效数据位， MSB首先，从转换'N - 1'
SDATA （引脚16 ） ，同步以16个时钟脉冲输出上
民
0.04
典型值
20
20
90
40
20
4
最大
12
21
85
21
单位
µs
µs
ns
µs
ns
ns
21
5
25
83
µs
µs
µs
ns
ns
µs
10
20
12
60
20
83
1.4
1.1
20
400
100
50
40
25
10
25
15
25
35
55
83
83
83
83
20
500
75
600
ns
µs
µs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
CS为低电平且R / C高到外部DATACLK高（时钟使能）
R / C到CS建立时间
CS高或R / C低到外部DATACLK高（禁止时钟）
DATACLK HIGH到SYNC HIGH
DATACLK高到有效数据
开始转换到SDATA活动
转换到SDATA三州结束
CS为低电平且R / C高到SDATA活动
CS高或R / C低到SDATA三州
BUSY高到地址有效
地址有效到BUSY LOW
表II 。转换，数据和地址定时。牛逼
A
= -40 ° C至+ 85°C 。
®
ADS7825
12
BURR-BROWN [ BURR-BROWN CORPORATION ]
