启动转换
CS （引脚23 ）和R / C（引脚22）为低电平的组合
最小为40ns场所的采样/保持的ADS7825的
在保持状态，并开始转换'N' 。 BUSY （引脚24）
将变为低电平，并保持低电平直到转换“n”是的COM
完成并且内部输出寄存器已更新。所有
在繁忙的LOW新的转换命令将被忽略。
CS和/或R / C必须HIGH之前， BUSY变为高电平或
新的转换将没有足够的时间来启动
获取一个新的信号。
该ADS7825将开始在年底跟踪输入信号
的转化率。转换的COM之间，允许在25μs
mands确保准确地采集新的信号。请参阅
表Ia和Ib的CS ，R / C的摘要，和BUSY状态
与图2到图6和表II为定时信息。
CS和R / C内部逻辑或运算和电平触发。那里
是不是它的输入端变为低电平时，首先要求
输入
CS
1
X
0
0
0
的R / C
X
0
1
1
1
字节
X
X
0
1
X
CONTC
X
X
X
X
X
PWRD
X
X
X
X
X
忙
X
X
X
X
↑
D7
高阻
高阻
D15
（MSB）
D7
↑↓
D6
高阻
高阻
D14
D6
↑↓
D5
高阻
高阻
D13
D5
↑↓
输出
D4
高阻
高阻
D12
D4
↑↓
D3
高阻
高阻
D11
D3
↑↓
D2
高阻
高阻
D10
D2
↑↓
D1
高阻
高阻
D9
D1
↑↓
D0
高阻
高阻
D8
D0
（ LSB ）
↑↓
评论
初始化转换。然而，如果它是至关重要的， CS或
的R / C启动转换'N' ，一定不太重要的输入
低至少前的启动输入为10ns 。如果EXT / INT
开始转换'N'时（引脚12 ）为低电平时，串行数据
从转换'N - 1 '将输出的SDATA （引脚16 ）
以下转换'N'的开始。看到内部数据
时钟在读数据部分。
为了减少控制引脚的数量， CS可以连接到低电平
采用的R / C控制读取和转换模式。这将
在串行使用内部数据时钟时没有效果
输出模式。然而，并行输出和串行
输出（仅使用外部数据时钟时）会
每当受影响的R / C变为高电平。请参考阅读
数据段和图2,3 ，5和6 。
结果从去年
完成转换。
结果从去年
完成转换。
数据会改变的
转换结束。
表IA 。阅读控制并行数据（ PAR / SER = 5V ）。
CS
输入
1
X
0
的R / C
输入
X
0
↓
CONTC PWRD
输入
X
X
0
输入
X
X
X
忙
产量
1
1
1
D4
D3
D7 ， D6 ， D5 EXT / INT SYNC
产量
高阻
高阻
高阻
输入
低
低
低
产量
低
低
低
D2
DATACLK
I / O
产量
产量
产量
D1
SDATA
产量
高阻
高阻
产量
D0
标签
输入评论
X
X
X
↓
0
0
X
1
高阻
低
低
产量
产量
0
0
1
1
0
0
X
X
X
↑
高阻
高阻
高
高
低
低
输入
输入
产量
产量
0
↑
0
X
1
高阻
高
低
输入
产量
↓
1
0
X
1
高阻
高
低
输入
产量
0
0
1
0
↓
高阻
低
低
产量
产量
↓
0
↓
0
1
↑
0
↓
X
X
1
1
X
X
X
X
X
X
X
X
高阻
高阻
高阻
高阻
高
高
低
低
产量
产量
低
低
输入
输入
产量
产量
产量
产量
产量
产量
开始从以前的数据传输
在SDATA转换同步到16
脉冲输出的DATACLK 。
X
开始从以前的数据传输
在SDATA转换同步到16
脉冲输出的DATACLK 。
输入SDATA上的电平输出将是水平
输入标签上的16 DATACLK输入周期。
输入在转换结束时BUSY
上升时，从转换的数据将被转移
到输出寄存器。如果DATACLK为高电平时，
有效的数据将会丢失。
X
发起一个高脉冲的传输
SYNC其次是从去年完成的数据
上SDATA转换同步到
输入的DATACLK 。
X
发起一个高脉冲的传输
SYNC其次是从去年完成的数据
上SDATA转换同步到
输入的DATACLK 。
X
开始从以前的数据传输
在SDATA转换同步到16
在脉冲输出DATACLK
X
SDATA被激活。在DATACLK输入
移出的数据。
X
SDATA被激活。在DATACLK输入
移出的数据。
重新启动连续转换模式（N - 1的数据
X
当传输BUSY为低） 。
X
重新启动连续转换模式（N - 1的数据
当传输BUSY为低） 。
表磅。阅读控制串行数据（ PAR / SER = 0V ）。
®
ADS7825
8
BURR-BROWN [ BURR-BROWN CORPORATION ]
