欢迎访问ic37.com |
会员登录 免费注册
发布采购

BS62LV1029SCP70 参数 Datasheet PDF下载

BS62LV1029SCP70图片预览
型号: BS62LV1029SCP70
PDF下载: 下载PDF文件 查看货源
内容描述: 非常低的功率/电压CMOS SRAM 128K ×8位 [Very Low Power/Voltage CMOS SRAM 128K X 8 bit]
分类和应用: 静态存储器
文件页数/大小: 10 页 / 425 K
品牌: BSI [ BRILLIANCE SEMICONDUCTOR ]
 浏览型号BS62LV1029SCP70的Datasheet PDF文件第2页浏览型号BS62LV1029SCP70的Datasheet PDF文件第3页浏览型号BS62LV1029SCP70的Datasheet PDF文件第4页浏览型号BS62LV1029SCP70的Datasheet PDF文件第5页浏览型号BS62LV1029SCP70的Datasheet PDF文件第6页浏览型号BS62LV1029SCP70的Datasheet PDF文件第8页浏览型号BS62LV1029SCP70的Datasheet PDF文件第9页浏览型号BS62LV1029SCP70的Datasheet PDF文件第10页  
BSI
WRITE循环2
(1,6)
BS62LV1029
t
WC
地址
(11)
(5)
t
CW
CE1
CE2
(5)
t
WE
t
CW
AW
(11)
t
WR2
(2)
t
WP
(3)
t
AS
(4,10)
t
WHZ
D
OUT
t
t
DW
t
OW
(7)
(8)
DH
(8,9)
D
IN
注意事项:
1.我们必须在地址转换高。
2.存储器的内部写入时间由CE1和CE2活性和WE低的重叠限定。
所有的信号必须是活动的发起写任何一个信号可以通过将终止写
无效。的数据输入的设置和保持时间应参照的第二过渡边缘
因此终止了写入的信号。
3. T
WR
从CE1的早期测量或我们是否过高或CE2变低时写的结尾
周期。
4.在这期间, DQ引脚处于输出状态,使相位相反的输入信号
输出必须不被应用。
5.如果CE1低电平的跳变或CE2高的转变同时发生的WE低
转换或在WE过渡后,输出保持在高阻抗状态。
6. OE连续低( OE = V
IL
).
7.
D
OUT
是这个写周期写入数据的相位相同。
8. D
OUT
是下一个地址的读数据。
9.如果CE1低, CE2为高,在此期间, DQ引脚的输出状态。然后将数据输入
相反的相位的输出信号不能被应用于它们。
10.参数是保证,但不是100 %测试。
11. T
CW
是从CE1变低或CE2要高写的结尾后测得的。
R0201-BS62LV1029
7
修订版1.1
一月
2004