欢迎访问ic37.com |
会员登录 免费注册
发布采购

BS62LV256SCG55 参数 Datasheet PDF下载

BS62LV256SCG55图片预览
型号: BS62LV256SCG55
PDF下载: 下载PDF文件 查看货源
内容描述: 超低功耗CMOS SRAM 32K ×8位 [Very Low Power CMOS SRAM 32K X 8 bit]
分类和应用: 存储内存集成电路静态存储器光电二极管
文件页数/大小: 10 页 / 242 K
品牌: BSI [ BRILLIANCE SEMICONDUCTOR ]
 浏览型号BS62LV256SCG55的Datasheet PDF文件第2页浏览型号BS62LV256SCG55的Datasheet PDF文件第3页浏览型号BS62LV256SCG55的Datasheet PDF文件第4页浏览型号BS62LV256SCG55的Datasheet PDF文件第5页浏览型号BS62LV256SCG55的Datasheet PDF文件第6页浏览型号BS62LV256SCG55的Datasheet PDF文件第8页浏览型号BS62LV256SCG55的Datasheet PDF文件第9页浏览型号BS62LV256SCG55的Datasheet PDF文件第10页  
BS62LV256
写周期2
(1,6)
t
WC
地址
t
CW
(11)
CE
(5)
t
AW
WE
t
AS
t
WHZ
D
OUT
(4,10)
t
WP
(2)
t
OW
t
DW
t
DH
(8,9)
(7)
(8)
D
IN
注意事项:
1.我们必须在地址转换高。
2.存储器的内部写入时间由CE的重叠定义和WE低。所有信号
必须主动发起写的任何一个信号可以通过将非活动结束写入。该
数据输入建立时间和保持时间应被引用到的第二过渡边缘
信号终止写。
3. t
WR
从CE的早期测定或WE变高,在写周期的结束。
4.在这期间, DQ引脚处于输出状态,使相对相位与输入信号
的输出不能被应用。
5.如果同时出现在我们的负跳变或WE之后, CE低过渡
过渡,输出保持在高阻抗状态。
6. OE连续低( OE = V
IL
).
7. D
OUT
是这个写周期写入数据的相位相同。
8. D
OUT
是下一个地址的读数据。
9.如果CE为低,在此期间, DQ引脚的输出状态。的,则数据输入信号
相位相反的输出不能被应用于它们。
10.转换测量
±
为500mV从稳定状态用C
L
= 5pF的。
该参数是保证,但不是100 %测试。
11. t
CW
从CE后期会低到写结束时开始算起。
R0201-BS62LV256
7
修订版2.6
九月
2006