数据表
数字和时序电气特性
（AVDD = 1.8V ， DVDD = 1.8V ， DVDDCLK = 1.8V ， OVDD = 2.5V ， 20/40/ 65 / 80MSPS时钟， 50 ％的时钟占空比
-1 dBFS的输入信号， 5pF的电容负载，除非另有说明）
符号
时钟输入
参数
占空比
合规
输入范围
输入共模电压
输入电容
条件
民
20
典型值
最大
80
单位
CDK1307
超低功耗， 10/20 /40 /八十○分之六十五/ 100MSPS ， 12月13日位ADC
％高
mV
pp
V
pp
CMOS， LVDS ， LVPECL ，正弦波
差分输入摆幅
差分输入摆幅，正弦波时钟输入
保持电压范围内地面OV的电压
DD
迪FF erential
400
1.6
0.3
2
V
OVDD
-0.3
V
pF
定时
T
PD
T
SLP
T
OVR
T
AP
从电源启动时间下降
启动时间从休眠
超出范围的恢复时间
孔径延迟
孔径抖动
流水线延迟
输出延迟
输出延迟相对于CLK_EXT
在输出位5pF的负载（见时序图）
见时序图
V
OVDD
≥ 3.0V
V
OVDD
= 1.7V – 3.0V
V
OVDD
≥ 3.0V
V
OVDD
= 1.7V – 3.0V
3
1
2
0.8
•
V
OVDD
0
0
-10
-10
3
-0.1
+
V
OVDD
0.1
后驱动器电源电压等于预驱动
电源电压V
OVDD
= V
VDVDD
上述2.25V后驱动器电源电压
(1)
10
5
0.8
0.2
•
V
OVDD
10
10
从睡眠模式到活动模式
从睡眠模式到活动模式
1
0.8
<0.5
12
10
6
900
20
CLK周期
CLK周期
CLK周期
ns
ps
CLK周期
ns
ns
V
V
V
V
μA
μA
pF
V
V
pF
pF
ε
RMS
T
LAT
T
D
T
DC
逻辑输入
V
IH
V
IL
I
IH
I
IL
C
I
高电平输入电压
低电平输入电压
高电平输入漏电流
低电平输入漏电流
输入电容
高电平输出电压
低电平输出电压
最大容性负载
逻辑输出
V
OH
V
OL
C
L
注意：
（1）的输出端将功能性与较高的载荷。然而，建议保持于输出数据位的载荷尽可能低，以保持动态电流
和得到的开关噪声最小。
冯1A
©2009 CADEKA微电路有限责任公司
www.cadeka.com
10
CADEKA [ CADEKA MICROCIRCUITS LLC. ]
