CM1233
的PicoGuard XS
ESD保护架构设计师用手工
tecture
从概念上讲， ESD保护器件进行
在ESD冲击放电以下操作成
受保护的ASIC （见
1.当静电势施加到所述系统
下测试（接触或空气放电） ，基尔霍夫
电流法（ KCL ）决定了电气
过应力（ EOS ）的电流将立即分
整个电路，根据所述动态
阻抗每个路径的。
2.理想的情况下，经典的分流ESD钳位将切换
为1ns到一个低阻抗通路内，并返回
多数在EOS电流到机箱屏蔽/
参考地。实际上，如果ESD康波
新界东北的响应时间（t
钳
）比慢
专用集成电路它被保护，或者如果动态钳位
电阻（ RDYN ）不大于显著低
所述专用集成电路的I / O元件的电路，则该ASIC将有
吸纳了大量的EOS能量，而
更可能失败。
3.继ESD / EOS事件，这两个设备
必须立即恢复到原来的规格
系统蒸发散，并准备一个额外的打击。任何
在寄生或钳位能力恶化
应该被认为是失败的，因为它可以然后
影响信号完整性和后续保障
能力。 （这被称为"multi - strike" capabil-
性。 ）
在CM1233
的PicoGuard XS
架构中，信号
线导致通过连接器到ASIC的路由
在CM1233芯片，提供100Ω匹配
差分通道的特性阻抗，有助于
优化100Ω的负载阻抗的应用，如
在HDMI高速数据线。
注意：当每个信道的分别用于
对于单端信号线的保护，符号所指出
维杜阿尔通道提供50Ω的特性阻抗
ANCE匹配。
的CM1233的负载阻抗匹配特性
有助于简化系统设计的PCB布局
考虑在阻抗匹配和也
消除了相关的无源元件。
通过这条路线
的PicoGuard XS
架构
使CM1233提供匹配阻抗
用于连接器和之间的信号路径
ASIC 。除了这种功能，该电路装置
也改变了寄生电感的交互方式
与ESD保护电路和有助于减少
I
残留
到ASIC电流。
ESD冲击
ESD
ESD
保护
保护
设备
设备
I / O
连接器
ASIC
I
分流
I
残留
图1.标准的ESD保护器件的框图
©2008加利福尼亚微设备公司保留所有权利。
2
490 N.麦卡锡大道，加利福尼亚州米尔皮塔斯95035-5112
●
联系电话： 408.263.3214
发行A - 08年3月18日
●
传真： 408.263.7846
●
CALMIRCO [ CALIFORNIA MICRO DEVICES CORP ]
