CAT24C208
仲裁
该设备执行之间的一个简单的仲裁
DDC和DSP的端口。而仲裁方案
描述并非万无一失，但它确实阻止大多数错误。
该设备的显示器上的活动范围内的仲裁逻辑
DDC_SCL和DSP_SCL 。当两个I2C端口都空闲，
DDC_SCL和DSP_SCL都高，并且
仲裁逻辑是不活动的。当一个START条件
任何一个端口上检测到，对面港口SCL线
拉低，持观望态度的活动在该端口上。当
启动SCL线一直保持较高的一秒钟，
仲裁逻辑假定发起设备是
结束，从而释放其他SCL线。如果不
发起设备一直在等待进入，它现在可以
读取或写入的装置。
配置寄存器
最高位
注册功能
配置寄存器
7
X
6
X
5
X
4
X
3
WE
2
AB1
1
AB0
最低位
0
NB
功能描述：
NB ：
在DDC端口存储器映射的存储体的数目。 0 = 2 ，银行， 1 = 1银
AB0 ：
银行主动控制位0 （见图19）
AB1 ：
银行主动控制第1位（见图19）
WE DDC ：
写使能0 =写禁用， 1 =允许写入
注意：
我们只影响从DDC端口，而不是显示端口的写操作。显示端口始终具有写访问。
图19.配置寄存器真值表
AB1
0
0
1
1
X
AB0
X
X
0
1
X
NB
0
0
0
0
1
EDID
选择引脚
0
1
X
X
X
有效的银行
较低的银行
上银行
较低的银行
上银行
较低（只）银行
配置寄存器是一个非易失性寄存器和
可从任一DSP或DDC的端口地址62H /
63H的写入和读取RESP 。
图20.读取配置寄存器
开始
0110 0011
确认
数据
无应答
停止
图21.写配置寄存器
开始
0110 0010
确认
临时地址
确认
XXXX我们AB1 AB0 NB
确认
停止
文档。 1044号，第˚F
10
©2006 Catalyst半导体公司
特性如有变更，恕不另行通知
CATALYST [ CATALYST SEMICONDUCTOR ]
