CAT24C208
设备寻址
DDC接口
既与DDC和DSP接口设备是
基于我
2
C总线串行接口。所有的存储空间
操作都在A 0 / A 1的DDC地址对完成的。如
这样，所有的写操作的存储器空间被做
在DDC解决的A0h和所有读的操作
存储空间是在DDC地址A1H完成。
图3示出的随机读取从比特序列
内的任意位置的存储空间。该字偏移
决定了内段00H的256个字节
正被读出。这里段00h开始可以在低
或上层堤取决于配置寄存器。
顺序读取可以在大致相同的方式来完成
通过在每次读取连续的字节承认
而不会产生一个停止条件。参见图4。
设备会自动递增字偏移值
（ 8位值），并与环绕在同一个网段
00h到读最大为256个字节。
图3.随机访问读取（ 00H段只）
字偏移
开始
1010 0000
确认
A7 - A0地址
确认
开始
1010 0001
确认
数据
诺亚克
停止
图4.连续读（ 00H段只）
字偏移
开始
1010 0000
确认
A7 - A0
地址
确认
开始
1010 0001
确认
DATA0
确认
.........
数据N
诺亚克
停止
图5和图6分别示出了字节和页写。配置寄存器必须具有对WE位设为1
之前在DDC端口的任何写操作。只有段为00h可任下或上银行存取。
图5.字节写入（仅段00H ）
字偏移
开始
1010 0000
确认
A7 - A0地址
确认
数据
确认
停止
图6.页写（仅段00H ）
字偏移
开始
1010 0000
确认
A7 - A0地址
确认
DATA0
确认
.........
DATA15
确认
停止
©2006 Catalyst半导体公司
特性如有变更，恕不另行通知
7
DOC 1044号，第˚F
CATALYST [ CATALYST SEMICONDUCTOR ]
