CS4354
1.引脚说明
VL
SDIN
MCLK
LRCK
SCLK / DEM
GND
FILT +
1
2
3
4
5
6
7
14
13
12
11
10
9
8
-VFILT
FLYN
FLYP
VA
GND
AOUTB
AOUTA
引脚名称#
VL
SDIN
MCLK
LRCK
SCLK / DEM
FILT +
AOUTA
AOUTB
GND
VA
FLYP
FLYN
-VFILT
1
2
3
4
5
引脚说明
串行音频接口电源
(输入)
-
电源正极的串行音频接口。
串行音频数据输入
(输入) - 输入为二的补码的串行音频数据。
主时钟
(输入) - 时钟源用于△-Σ调制器和数字滤波器。
左/右时钟
(输入) - 确定哪个通道,左或右,是在串行当前活动
音频数据线。
串行时钟
(输入) - 串行时钟,串行音频接口。
正参考电压
(输出)
-
正参考电压为内部采样电路。
模拟输出
(输出) - 满量程模拟线路输出电平的模拟Characteris-规定
抽动表。
模拟,电荷泵和稳压电源
(输入)
-
正电源为模拟信号,反相
电荷泵和稳压器为数字逻辑核心部分。
反相电荷泵章正/负节点
(输出)
- 为正负节点
反相电荷泵的飞电容。
反相电荷泵滤波器连接
(输出)
- 从反相电荷泵电源的
提供负电压轨的输出放大器。
7
8
9
6, 10
地
(输入) - 接地参考。看
布局方面的考虑。
11
12
13
14
4
DS895A2