CS4525
6.1.5
辅助串行输出
的CS4525包括一个立体声辅助串行输出，允许外部装置将杠杆在其
内部的信号处理和路由功能。辅助串行输出可从任何接收它的数据
在示出的源
图上
所支持的输出数据路由配置示于
下文。默认情况下，串行端口
被分别配置为输出信道A和B上的左侧的辅助输出数据和右声道。
LChDSel [1 ：0]的
00
01
10
11
奥克斯左声道数据
通道A
通道B
子信道
通道B的X在LPF
RChDSel [1 ：0]的
00
01
10
11
奥克斯右通道数据
通道A
通道B
子信道
通道B的X在HPF
表6.辅助串行端口数据输出
AUX_SDOUT的各通道的数据输出被设定在LChDSel [1：0 ]和RChDSel [1： 0]位
AUX口配置寄存器。 AUX_LRCK和AUX_SCLK的频率会有所不同根据
在是否串行输入或模拟输入被使用，并且系统时钟的频率为
CS4525 ;对于这些时钟的标称值列于
AUX_SCLK的特性，
AUX_LRCK ，并AUX_SDOUT的描述
表
信号
从应用系统时钟或者
SYS_CLK或外部晶体
的LRCK输入频率
ADC / SP = 0
（数字输入方式）
18.432 ， 24.576 ，或27.000MHz
96kHz
频率
SCLK输入/ 2
频率
LRCK输入/ 2
ADC / SP = 1
（模拟输入模式）
18.432MHz
24.576MHz
不适用
2.304MHz
48kHz
3.072MHz
48kHz
3.375MHz
52.734kHz
27.000MHz
为32kHz ， 44.1kHz的，
或48kHz的
AUX_SCLK的标称频率
频率
产量
SCLK输入
AUX_LRCK的标称频率
频率
产量
LRCK输入
辅助串行输出表7.额定开关频率
辅助端口可使用EnAuxPort位启用。当启用时，该端口作为主
钟表出来的数据由AuxI²S / LJ位规定的格式。禁用时， AUX_LRCK ，
AUX_SCLK和AUX_SDOUT引脚连续驱动一个逻辑“0” 。应当指出的是，当
CS4525被配置为模拟输入时， AUX_LRCK ， AUX_SCLK和AUX_SDOUT引脚将contin-
uously驱动一个逻辑“0” ，如果任一PDnADC位或PDnAll位被置位。
引用控制
注册地点
EnAuxPort ...........................
LChDSel [ 1 ： 0 ] .......................
RChDSel [ 1 ： 0 ] ......................
AuxI²S / LJ .............................
PDnADC ..............................
PDnAll .................................
DS726PP3
43
CIRRUS [ CIRRUS LOGIC ]
