CY7C4421/4201/4211/4221
CY7C4231/4241/4251
选购指南
-10
最大频率
最大访问时间
最小周期时间
最小数据或使建立
最小数据或保持启用
最大国旗延迟
有源电源电流
广告
产业
CY7C4421
密度
64 × 9
CY7C4201
256 × 9
CY7C4211
512 × 9
100
8
10
3
0.5
8
35
40
CY7C4221
1K × 9
-15
66.7
10
15
4
1
10
35
40
CY7C4231
2K × 9
-25
40
15
25
6
1
15
35
40
CY7C4241
4K × 9
CY7C4251
8K × 9
单位
兆赫
ns
ns
ns
ns
ns
ICC1
功能说明
该CY7C42X1提供了4个状态引脚：空，满，几乎空白，
几乎已满。在几乎空/几乎满标志是可编程
以单个词的粒度。可编程标志默认
空 - 7和全 - 7 。
该标志是同步的，也就是说，它们改变状态相
无论是读时钟（ RCLK ）或写时钟（ WCLK ） 。
当进入或退出空和近空状态，
该标志是由RCLK完全更新。标志
表示几乎满和全州专门更新
由WCLK 。同步标志建筑保证
标志保持其状态为至少一个周期。
所有的配置都采用了先进的0.65μ n阱制备
CMOS技术。输入ESD保护大于2001V ，和
防止通过使用保护环的闩锁。
活跃的。 REN1和REN2必须建立吨
ENS
RCLK为前
是一个有效的读取功能。 WEN1和WEN2必须出现吨
ENS
WCLK之前，它是一个有效的写功能。
输出使能（ OE ）引脚提供给三态的Q
0–8
输出时， OE为有效。当OE启用（ LOW ）
在输出寄存器中的数据将提供给Q
0–8
输出
吨后
OE
.
FIFO中包含溢出电路不允许附加
当写入FIFO满，和下溢电路不允许
另外，当读取FIFO为空。 FIFO为空
保持在其Q的最后一个有效读出的数据
0–8
输出
即使额外的读取发生。
写使能1 （ WEN1 ） 。
如果FIFO配置为编程
梅布尔标志，写使能1 （ WEN1 ）是唯一的写使能
控制引脚。在这种配置中，当写使能1（ WEN1 ）
是LOW时，数据可以被加载到输入寄存器和RAM
阵列上的每个写时钟的低到高的转变
（ WCLK ） 。被存储的数据RAM阵列的顺序和
独立于任何正在进行读操作。
写使能2 /加载（ WEN2 / LD ） 。
这是一个双功能引脚。
FIFO被复位时配置有可编程的标志
或有两个写使能，其允许深度
扩展。如果写使能2 /加载（ WEN2 / LD ）设置为活动
至高电平（ RS = LOW ）时，此引脚用作第二
写使能引脚。
如果FIFO被配置为具有两个写使能，当
写使能（ WEN1 ）低和写使能2 /负载
（ WEN2 / LD）为高电平时，数据可以被加载到输入寄存器
并在每次写入的低到高的转变RAM阵列
时钟（ WCLK ） 。数据被存储在RAM阵列顺序地
并独立于任何正在进行读操作。
架构
该CY7C42X1由9位64至8K字的数组
每个（由SRAM单元的双端口阵列中实现） ，一
读指针，写指针，控制信号（ RCLK ， WCLK ，
REN1 ， REN2 ， WEN1 ， WEN2 ， RS ） ，和标志（ EF ， PAE ， PAF ， FF ） 。
复位FIFO
在上电时，在FIFO必须用复位来复位（RS）
周期。这使得FIFO进入空状态
由EF为低所指。所有数据输出（Q
0–8
）变低
t
RSF
经过RS的上升沿。为了在FIFO复位
到默认状态，下降沿必须发生在RS和
用户不能读取或写入，而RS为低。所有标志
保证有效吨
RSF
RS之后被拉低。
FIFO操作
当WEN1信号为低电平有效， WEN2为高电平有效，
在D个数据本
0–8
销被写入到FIFO的每个
在WCLK信号的上升沿。类似地，当REN1和
REN2信号是低电平有效，在FIFO存储器中的数据将
在Q提交
0–8
输出。新的数据将提交
在RCLK的每个上升沿而REN1和REN2是
程序设计
当WEN2 / LD被复位过程中保持低电平时，该引脚为负载
（ LD）使能标志抵消编程。在此配置中，
WEN2 / LD可以被用于访问4个8位的偏移寄存器
用于写入或读取数据，以这些包含在CY7C42X1
寄存器。
文件编号： 38-06016修订版**
第18页2
CYPRESS [ CYPRESS SEMICONDUCTOR ]
