DS1225AB/AD
读取模式
该DS1225AB和DS1225AD执行一个读周期，每当我们（写使能）处于非活动状态（高）和
CE（片选）和OE （输出使能）有效（低） 。由13指定的唯一地址
地址输入（A
0
-A
12
）定义其中的8192个字节的数据是要被访问。有效数据将被
提供给内吨八个数据输出驱动器
加
（访问时间）后的最后一个地址输入信号是
稳定，提供了CE和OE访问时间还纳。如果CE和OE访问时间都没有
满足，则数据存取，必须从后面存在的信号测量和限制参数是
要么吨
CO
对于CE或T
OE
为OE ，而不是地址的访问。
写模式
该DS1225AB和DS1225AD执行一个写周期时在WE和CE信号有效
（低）后，地址输入稳定。 CE的后来发生的下降沿，否则我们将确定
开始写周期。写周期是由CE或WE的早期上升沿终止。所有地址
输入必须保持有效的整个写周期。我们必须回归到高状态最低
恢复时间（t
WR
）另一个循环之前可以启动。在OE控制信号应当保持不活跃
（高）在写周期，以避免总线冲突。但是，如果启用输出驱动器（ CE和
OE激活），那么我们将禁止在T输出
ODW
从它的下降沿。
数据保持方式
该DS1225AB为V全功能的能力
CC
大于4.75伏，写保护了
4.5伏。该DS1225AD为V全功能的能力
CC
大于4.5伏，并且写
保护由4.25伏。数据被保持在无Ⅴ的
CC
无需任何额外的支持电路。
非易失性静态RAM，不断监视V
CC
。如若电源电压衰减的NV SRAM的
自动写保护自己，所有的输入变得“不关心” ，所有输出变为高
阻抗。由于V
CC
低于约3.0伏下降时，功率开关电路将锂
能源到RAM中保留的数据。在上电期间，当V
CC
上升到大约3.0伏，
所述电源开关电路连接外部V
CC
RAM和断开锂电池的能量来源。
V后正常RAM操作就可以恢复
CC
超过4.75伏的DS1225AB和4.5伏的
DS1225AD.
保鲜
每个DS1225是从达拉斯半导体附带断开锂电池的能量来源，
保证充分的能量的能力。当V
CC
首先施加在更大的电平比V
TP
中，锂
能量源使能电池备份操作。
2 10
DALLAS [ DALLAS SEMICONDUCTOR ]
