DS1020
并行模式（S = 1 ）
在并行编程模式， DS1020的输出将重现的逻辑状态
由八个程序输入的状态来确定的延迟后输入管脚P0 - P7 。并行输入可以
使用直流电平或计算机产生的数据进行编程。对于延误频繁修改
值，跳线可被用来连接输入引脚到V
CC
和地面。对于需要应用
频繁的定时调整， DIP开关应使用。使能引脚（E ）必须在逻辑1
硬连线实现。
当八个并行编程的位是使用计算机设置，获得了最大的灵活性
产生的数据。当数据设置（T
DSE
）和数据保持（T
DHE
）要求得到遵守，使能引脚
可用于锁存的8位总线提供的数据。使必须处于逻辑1被保持，如果它不是用来锁存
的数据。在延迟值，稳定时间每次更改（T后
EDV
或T
PDV
）的输入逻辑之前，需要
水平准确地延迟。
由于DS1020是CMOS设计中，未使用的输入引脚（ D和C ）必须连接到明确定义的
逻辑电平;它们也不应该被允许浮动。
串行模式（S = 0 ）
在串行编程模式下， DS1020的输出将再现输入的逻辑状态
后8位值确定的延迟时间移入串行端口D.在观察数据的建立
(t
DSC
）和数据保持（T
DHC
）的要求，定时数据中的MSB到LSB的顺序装入由上升沿
串行时钟（C） 。使能引脚（E）必须处于逻辑1到负载或读出的内部8位的输入寄存器
在此期间该延迟是由激活的最后一个值来确定。数据传输结束，并且新的
延迟值被激活时，使（E ）返回至逻辑0的每个变化，沉降时间（t后
EDV
）是
前的延迟是正确的需要。
如定时值被移入串行数据输入端（ D）中， 8位的输入寄存器的先前内容
在MSB到LSB的顺序移出串行输出引脚（ Q）的。通过连接一个串行输出
DS1020第二DS1020的串行输入，多个器件可以菊花链（级联）的
编程目的（图3） 。单位序列的总比特数必须是8的次数
菊花链和各组的8位必须在MSB到LSB的顺序被发送。
应用程序可以通过连接串行输出引脚（Q）向所述读取DS1020延迟线的设定
通过与每千到10k欧姆（图2）的值的电阻器串行输入（D）。由于读出过程是
破坏性，电阻写入设备时恢复读取的值，并提供隔离。该
电阻必须在最后一个设备的串行输出（Q）连接到的所述第一设备的串行输入端（D）的
菊花链（图3） 。为通过电阻器具有自动恢复的串行读出的，该装置用于
写串行数据必须去一个高阻抗状态。
要启动串行读取，使（E ）视为一个逻辑1，而串行时钟（ C）为逻辑0后
等待时间（t
EQV
） ， 7位（ MSB），将出现在串行输出（Q） 。在第一个上升（ 0
→
1 ）过渡
串行时钟（ C）所示，第7位（MSB）被重写和第6位出现在输出后一时刻t
CQV
。恢复
输入寄存器到原来的状态，这计时过程必须重复8次。中的一个的情况下
菊花链，该过程必须重复每包8倍。如果读出的值之前恢复启用
（E）返回到逻辑0时，不沉降时间（t
EDV
）是必需的和设定的延迟保持
不变。
由于DS1020是CMOS设计中，未使用的输入引脚（P1 - P7）必须连接到明确定义的逻辑
水平;它们也不应该被允许浮动。串行输出Q / P0应该被允许，如果不使用浮动。
2 9
DALLAS [ DALLAS SEMICONDUCTOR ]
