DS1553 64kB的，非易失，年度-2000兼容时钟RAM
图1.框图
表1.操作模式
V
CC
CE
V
IH
V
CC
＆ GT ; V
PF
V
IL
V
IL
V
IL
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
＆ LT ; V
BAT
X
X
OE
X
X
V
IL
V
IH
X
X
WE
X
V
IL
V
IH
V
IH
X
X
DQ0–DQ7
高-Z
D
IN
D
OUT
高-Z
高-Z
高-Z
模式
DESELECT
写
读
读
DESELECT
数据保留
动力
待机
活跃
活跃
活跃
CMOS待机
电池电流
数据读时
在DS1553处于读模式时
CE
（芯片使能）为低和
WE
（写使能）为高。该
设备结构允许的纹波通过访问任何有效地址的位置。有效的数据可在
的数据输入/输出（ DQ）内吨销
AA
之后的最后一个地址输入是稳定的，其前提是
CE
和
OE
存取时间是满意的。如果
CE
or
OE
访问时间得不到满足，有效的数据是可用的，在后者
芯片使能访问（T
CEA
），或者在输出使能访问时间（t
OEA
） 。的DQ引脚的状态由控制
CE
和
OE
。如果输出为t之前激活
AA
中，数据线被驱动到一个中间状态，直到
t
AA
。如果地址输入，而改变
CE
和
OE
仍然有效，输出数据仍然有效
输出数据保持时间（t
OH
），但将会进入不确定的，直到下一个地址的访问。
数据写入模式
在DS1553中写入模式时
WE
和
CE
处于其活性状态。写的是开始
参考后者发生过渡
WE
or
CE
。该地址必须在整个持有有效
该循环。
CE
和
WE
必须返回非活动最少的t
WR
之前的随后启动
读或写周期。数据必须是有效的吨
DS
之前写的结尾，并保持有效吨
DH
之后。在典型应用中，该
OE
信号是在写周期期间高。不过，
OE
可以是有源
只要小心与数据总线，以避免总线冲突。如果
OE
低前
WE
3 19
DALLAS [ DALLAS SEMICONDUCTOR ]
