DS21352/DS21552
3.1功能描述
模拟AMI / B8ZS波形关闭T1线路的变压器耦合到RRING和RTIP
在DS21352 / 552的引脚。设备恢复时钟和数据从模拟信号，并将其传递
通过抖动衰减多路复用器到接收侧的帧调节器，其中所述数字串行数据流进行分析，以
找到该帧化/多帧模式。该DS21352 / 552包含一个有源滤波器的重构
模拟接收信号中发生的传输非线性的损失。该装置具有一个可用的接收
0dB的灵敏度到-36分贝，这使得电缆上达6000英尺长的操作设备。该
接收端的成帧器位于D4 （ SLC - 96 ）或ESF多帧的边界，以及检测输入
警报包括载流子损失，同步的丢失，蓝色（ AIS）和黄色警报。如果需要的话，该
接收侧弹性存储器可以为了吸收之间的相位和频率差被启用
这是在RSYSCLK提供回收的T1数据流和异步背板时钟
输入。施加在RSYSCLK输入的时钟可以是2.048MHz的时钟或1.544 MHz的时钟。
该RSYSCLK可以用速度高达8.192 MHz的突发时钟。
该DS21352的发送侧/ 552是完全独立于在两个时钟的接收侧
要求和特点。离底板的数据可通过一个发送侧弹性传递
如果需要存储。发送格式将提供必要的帧/复帧数据开销
T1传输。一旦该数据流已经准备用于传输，则其经由抖动发
多路衰减的波形整形和线路驱动器的功能。该DS21352 / 552将驱动T1线路
从通过耦合变压器的TTIP和TRING引脚。线路驱动器可以同时处理长距离
（ CSU ）和短距离（ DSX - 1 ）线。
读者的注意：
本数据手册假设T1的操作环境中的特定术语。在
每125
ms
帧，有24个8位通道加一个成帧位。假定成帧位是
先发后道1.每个通道由8位，编号，最多1到8位
号1是MSB并且第一被发送。比特数8是LSB ，并且最后发送。期限
“锁定”是用来指两个时钟信号是相位或频率锁定的或衍生自
共同的时钟（即1.544兆赫的时钟可以被锁定到一个2.048MHz的时钟，如果它们共享相同的8千赫
成分） 。贯穿本说明书，下面的缩写将被采用：
B8ZS
中国银行
CRC
D4
ESF
FDL
FPS
Fs
Ft
HDLC
MF
SLC–96
双极性8零替换
面向比特的代码
循环冗余校验
超帧（每复帧12帧）复帧结构
扩展超帧（每复帧24帧）复帧结构
设备数据链路层
取景模式序列中的ESF
信令取景模式中D4
在D4端子取景模式
高层数据链路控制
复
用户环路载波 - 96通道（ SLC - 96是一种AT&T注册商标）
8 137
DALLAS [ DALLAS SEMICONDUCTOR ]
