DS80C310
引脚说明
表1
DIP
40
20
9
PLCC
44
22, 23,
1
10
TQFP
38
16, 17,
39
4
信号
名字
V
CC
GND
RST
V
CC
– +5V.
GND
- 数字电路接地。
RST - 输入。
RST输入管脚包含一个施密特电压输入
识别外部高电平有效复位输入。该引脚还
采用内部下拉电阻，以便组合
有线或外部复位源。
XTAL1 ， XTAL2
- 晶振引脚XTAL1和XTAL2
提供支持并联谐振， AT切晶体。 XTAL1行为
也作为输入的情况下，一个外部时钟源
代替的晶体。 XTAL2作为晶体的输出
放大器。
PSEN - 输出。
程序存储使能输出。该信号
共同连接到外部ROM存储器作为片
启用。 PSEN为低电平有效。 PSEN驱动为高电平时，数据
存储器（RAM）是通过总线和在被访问
复位状态。
ALE - 输出。
地址锁存使能输出功能的
时钟到从复用锁存外部地址的LSB
端口0 ，这个信号被共同连接地址/数据总线
到锁存使能的外部373家族透明锁存器。
ALE被强制为高时， DS80C310处于复位状态。
AD0-7 （端口0 ） - I / O 。
P0口是复用的地址/数据总线。
期间，当ALE为高时， LSB的一个存储器地址的时间
被提出。当ALE下降为逻辑0时，端口转换到
双向数据总线。这个总线是用来读取外部ROM
和读/写外部RAM存储器或外设。端口0有
没有真正的端口锁存器，并且不能直接由软件写入。该
端口0的复位状态为高电平。
端口1 - I / O 。
端口1既可以作为8位双向I / O口
和定时器2的I / O和新克斯特替代功能界面
最终中断。端口1的复位状态是所有位在逻辑
1.在该状态下，弱上拉保持端口高。这种情况
也作为一个输入模式中，因为任何外部电路写入
该端口将克服弱上拉。当软件写
0到任意端口引脚时， DS80C310将激活强下拉
剩下的，直到1写入或复位。写作
1后，该端口已经为0，将引起强烈的转型驱动
打开，随后维持弱上拉了起来。一旦
短暂的强驱动器关闭，端口再次成为
输出高电平（输入）状态。端口1的备用模式
简述如下：
描述
18
19
20
21
14
15
XTAL2
XTAL1
29
32
26
PSEN
30
33
27
ALE
39
38
37
36
35
34
33
32
1–8
43
42
41
40
39
38
37
36
2–9
37
36
35
34
33
32
31
30
40–44
1–3
AD0 （ P0.0 ）
AD1 （ P0.1 ）
AD2 （ P0.2 ）
AD3 （ P0.3 ）
AD4 （ P0.4 ）
AD5 （ P0.5 ）
AD6 （ P0.6 ）
AD7 （ P0.7 ）
P1.0–P1.7
031296 3/21
DALLAS [ DALLAS SEMICONDUCTOR ]
