DFPAU
浮点运算协处理器
2.05版本
概观
DFPAU是浮点运算协
处理器，旨在帮助CPU在per-
形成该浮点运算computa-
系统蒸发散。 DFPAU直接取代C软件
功能，通过等价的，很牛逼
操作，这显著加速
系统的性能。它不需要任何
编程，所以它也不需要任何
在主要的软件所做的修改。
一切都在软自动完成
编译器在DFPAU Ç驱动程序。
DFPAU被设计为与DCD的操作
DP8051 ，但也可以与任何其他操作
8位， 16位和32位处理器。驱动程序全部
8051流行的C编译器都提供用于─
GETHER与DFPAU包
DFPAU使用专门的算法来
计算算术函数。它支持AD-
DITION ，减法，乘法，除法，
平方根，比较，绝对值，并
变化的数字符号。输入数字
格式是根据IEEE -754标准
单精度实数。 DFPAU是预
相比与8位，16位和32位使用proces-
感器。三角函数支持
间接的，因为它们被计算为组
的加，乘，并通过除法运算
软件子程序。
每个浮点
功能可以接通/关断
在组态
化水平提供了灵活的可扩展性
DFPAU模块。它允许节省空间的硅
并提供了所需的确切配置
某些应用程序。
本文档中提及的所有商标
是其各自所有者的商标。
DFPAU是一家技术独立设计
这可以以多种proc-的实施
ESS技术。
应用
●
数学协处理器
●
DSP算法
●
嵌入式运算协处理器
●
快速的数据处理控制&
主要特点
●
直接替代
对于C浮法软件
的功能，例如： ！ +， - ， *，/， = = ，= > = ， = < ， < ，
＆ GT ;
●
提供了所有流行的compil- C接口
ERS ： GNU C / C ++ ， 8051编译器
●
无需编程
●
所有可用功能的可配置
●
IEEE- 754单精度实格式
支持=
浮子式
●
灵活的参数和结果寄存器
位置
●
执行以下功能：
○
○
○
○
FADD ， FSUB - 加法，减法
FMUL ， FDIV - 乘法，除法
FSQRT
- 平方根
FCHS ，财务与预算系统 - 变化的标志，绝对
价值
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
