○
○
FXAM
FUCOM
- 检查输入数据
•比较
许可
可理解性和明确的许可
没有专利费的方法使使用
IP核的方便，简单。
单设计
许可证允许使用IP核
单个FPGA比特流和ASIC implemen-
塔季翁。它还允许FPGA原型BE-
前ASIC产品。
无限设计
许可证允许使用的IP
核心无限数量的FPGA位流
和ASIC实现。
在IP核实例的所有案件数
的设计和数字内部制造
芯片是无限的。目前使用没有时间
局限性。
●
单设计许可证
○
VHDL ， Verilog源代码被称为高密度脂蛋白
●
例外内置例程
●
口罩每个异常指标：
○
精密缺乏PE
○
下溢结果UE
○
溢出的结果OE
○
无效的操作IE浏览器
○
零ZE司
○
非规格化操作数DE
●
完全可配置
●
完全可合成的，静止同步
设计没有内部三态
可交付
♦
源代码：
◊
VHDL源代码和/或
◊
Verilog源代码和/或
◊
加密的网表和/或
◊
纯文本EDIF网表
VHDL & VERILOG试验台环境
换货
◊
的Active-HDL的自动模拟巨
罗斯
◊
NCSim自动模拟宏
◊
的ModelSim仿真的自动宏
◊
参照响应测试
技术文档
◊
安装注意事项
◊
HDL核心规格
◊
数据表
综合脚本
示例应用程序
技术支援
◊
IP核实现支持
◊
3个月维修
●
●
●
来源
○
加密或纯文本EDIF网表称为
●
无限设计许可证
○
HDL源代码
○
网表
♦
●
从升级
○
网表到HDL源代码
○
单设计，以无限的设计
♦
♦
♦
♦
交付的IP核的更新，未成年人
和主要版本变化
交付的文档更新
电话&电子邮件支持
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
