DR8051CPU
高性能
8位微控制器
3.10版本
概观
DR8051CPU是
高性能，区
优化
单芯片8位的软核的EM
专门用于操作层状控制器
快
（典型的片上）和
慢
（ OFF- CHIP）
回忆。
芯被设计成具有
关于特别关注
低功率消耗
化。
另外先进的电源MAN-
理单元使DR8051CPU核心
完美
用于便携式设备
其中，低功率
消耗量是强制性的。
DR8051CPU软核是100％的二进制和
与业界标准的8位8051兼容
位微控制器。有两种组态
DR8051CPU的系统蒸发散：
Harward
其中，外部
数据和程序总线是分开的，并
冯·诺依曼
与普通程序和EX-
ternal数据总线。 DR8051CPU具有RISC架构设计师用手工
tecture
快6.7倍
相比于标准
架构并执行
65-200万元IN-
structions
每秒。这种性能可以
也被利用来很大的优点在
低
动力
应用中，芯可以是
主频高达7倍以上更慢
原来的实施没有性能
点球。
DR8051CPU交付使用
完全自动化
配合的测试平台
和
完整的测试集
能够容易包验证在每个阶段
的SoC设计流程。
本文档中提及的所有商标
是其各自所有者的商标。
CPU特性
●
100 ％软件兼容行业
标准8051
●
RISC架构使得执行IN-
structions 6.7倍的速度相比，
标准8051
●
12倍的速度倍增
●
9.6倍的速度分裂
●
多达256个字节的内部（片）数据
内存
●
高达64K字节程序存储器
●
高达16M字节的外部（片）数据
内存
●
用户可编程的程序存储器的等待
对于各种各样的回忆各国解决方案
速度
●
用户可编程的外部数据存储器
等各种各样的解决方案，美国
回忆加速
●
解复用的地址/数据总线允许
方便地连接到内存
●
额外的特殊功能界面
注册
●
完全可合成的，静止同步DE-
签署上升沿时钟和没有IN-
ternal三态
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2003 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
