微控制器是计划在便携使用
和电力的关键应用。
DoCD ™调试单元
- 这是一个实时的硬件
洁具调试器提供的调试功能
一整个SoC系统。相对于其他导通
片上调试器DoCD ™提供非侵入性
运行的应用程序的调试。它可以停止，
运行，步入或跳过的指令，读/写
微控制器的所有内容，包括所有
寄存器，内部的，外部的，程序memo-
里斯，所有SFR包括用户定义的peripher-
阿尔斯。硬件断点可以设置和反对
受控于程序存储器，内部和克斯特
内部数据存储器，以及对特殊功能寄存器。硬
洁具断点被执行，如果任何读/写
发生在与某些数据特定地址
图案或没有图案。该DoCD ™系统
包括三个线接口和成套
工具进行沟通，并与核心工作
实时调试。它内置的可扩展单元
和某些功能可以被关闭，以节省
硅和降低功耗。一个spe-
功耗CIAL护理一直
取，当调试器不使用它
在电源自动切换省电模式。
最后DE-当整个调试器被关断
错误选项不再使用。
功能
8位加法（即时
数据）
8位加法（直
寻址）
8位加法（间接
寻址）
8位加法（注册
寻址）
8位的减法（即时
数据）
8位的减法（直接
寻址）
8位的减法（间接
寻址）
8位减法（注册
寻址）
8位乘法
8位除法
16位加法
16位的减法
16位乘法
32位加法
32位减法
32位乘法
平均车速提高：
改善
7,20
6,00
6,00
7,20
7,20
6,00
6,00
7,20
10,67
9,60
7,20
7,64
9,75
7,20
7,43
9,04
7,58
Dhrystone基准2.1版来
衡量核心的性能。下面TA-
BLE给出了一个关于DR8051CPU调查per-
formance中的Dhrystone /秒和VAX方面
MIPS额定值。
设备
80C51
80C310
DR8051CPU
目标
-
-
0.25u
时钟
Dhry /秒
频率
（ VAX MIPS ）
12兆赫
268 (0.153)
33兆赫
1550 (0.882)
250 MHz的40325 （ 22.951 ）
在根据Dhrystones方面的核心性能
性能
下表给出了一个关于调查
在结构化ASIC器件的核心面积和性能
（所有的CPU功能和外设已经
包括） ：
设备
0.25U典型
0.25U典型
优化
区域
速度
F
最大
100兆赫
250兆赫
45000
40000
35000
30000
25000
20000
15000
10000
5000
0
80C51 （ 12MHz时）
DR8051CPU （ 250MHz的）
40325
在ASIC器件核心性能
268
1550
对于用户最重要的是应用程序
速度的提高。最常用的
算术函数及其改进
示于下表中。一个改进是
计算为{ 8051个时钟周期}除以
{ DR8051CPU时钟周期} ，又要执行要求
可爱相同的功能。更多详情
提供核心文档。
80C310 （ 33MHz的）
面积DR8051CPU的各单位利用
核心供应商的具体技术是summa-
聘在表中。
部件
中央处理器*
中断控制器
电源管理单元
总面积
区域
[盖茨]
[农民田间学校]
4850
400
50
5300
220
40
5
265
* CPU - 包括ALU ，操作码解码器，控制单元，程序&的
内部&外部存储器接口，用户界面的SFR
核心零部件领域的利用
本文档中提及的所有商标
是其各自所有者的商标。
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2003 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
