DSPI_FIFO
串行外设接口
主/从与FIFO
1.07版本
概观
该DSPI_FIFO是一个完全可配置的SPI
主/从设备，它允许用户
极性配置串行时钟和相位
信号SCK 。
该DSPI_FIFO允许微控制器
与串行外围设备进行通信。
它也能够处理器间通信的
阳离子在多主机系统。串行
时钟线（SCK）同步移位和
的信息上的两个彼此采样
悬垂的串行数据线。 DSPI_FIFO数据
同时发送和接收。
该DSPI_FIFO是一个技术independ-
可以在应用的领域中被实现耳鼻喉科设计
ETY工艺技术。
该DSPI_FIFO系统非常灵活，
与众多标准接口直接
从几个manufactur-外设产品
ERS 。该系统可以被配置为一种主
器或从设备。数据传输速率高达
CLK / 8 。时钟控制逻辑可以选择
时钟极性和两个基波抉择
弱智不同的时钟协议AC-
commodate最可用的同步串行
外围设备。当SPI被配置
置的作为主，软件选择之一
八个不同的比特率的串行时钟。
该DSPI_FIFO自动驾驶SE-
通过SSCR （从选择控制寄存器lected
之三）从机选择输出（ SS7O - SS0O ） ，和
针对SPI从机串行交换
转移数据。错误检测逻辑被包含
本文档中提及的所有商标
是其各自所有者的商标。
支持处理器间的通信。一
写碰撞检测表明，当一个AT-
诱惑是由写数据到串行移位
注册而传输过程中。一个mul-
tiple主模式故障自动检测
禁止DSPI_FIFO输出驱动器，如果更多
多个SPI设备同时尝试
成为总线主控。
该DSPI_FIFO支持两个DMA
模式：单次传输和多传输。
这些模式允许DSPI_FIFO以交换
面对更高的性能DMA单元，
可交错的传输BE-
吐温的CPU周期或执行多
字节传输。
DSPI_FIFO是
完全可定制的，
哪
装置被输送中的确切配置
以满足用户的需求。
没有必要
支付额外的未使用功能和浪费
硅。
它包括
完全自动化的测试平台
同
完整的测试集
使之易于
在系统芯片的每个阶段包验证DE-
签流程。
应用
●
●
●
●
嵌入式微处理器板
消费类和专业音频/视频
家庭和汽车收音机
数字万用表
http://www.DigitalCoreDesign.com
http://www.dcd.pl
版权所有1999-2007 DCD - 数字内核设计。版权所有。
DCD [ DIGITAL CORE DESIGN ]
