EBE21UE8AFSA
Block Diagram
CKE1
ODT1
RS2
RS2
RS2
RS2
RS2
RS2
RS1
RS1
RS1
8
DQ0 to DQ7
RS1
/DQS4
DQS4
DM4
RS1
RS1
RS1
8
DQ32 to DQ39
RS1
/CS1
CKE0
ODT0
/CS0
/DQS0
DQS0
DM0
/DQS /CS ODT
CKE
DQS
DM
DQ0
to DQ7
/DQS /CS ODT
CKE
DQS
DM
/DQS /CS ODT
CKE
DQS
DM
DQ0
to DQ7
/DQS /CS ODT
CKE
DQS
D0
DQ0
to DQ7
D8
D4
DM
DQ0
to DQ7
D12
/DQS1
DQS1
DM1
DQ8 to DQ15
RS1
RS1
RS1
8
RS1
/DQS /CS ODT
CKE
DQS
DM
DQ0
to DQ7
/DQS /CS ODT
CKE
DQS
/DQS5
DQS5
RS1
RS1
RS1
8
RS1
/DQS /CS ODT
CKE
DQS
DM
DQ0
to DQ7
/DQS /CS ODT
CKE
DQS
D1
DM
DQ0
to DQ7
D9
DM5
DQ40 to DQ47
D5
DM
DQ0
to DQ7
D13
/DQS2
DQS2
DM2
DQ16 to DQ23
RS1
RS1
RS1
8
RS1
/DQS /CS ODT
CKE
DQS
DM
DQ0
to DQ7
/DQS /CS ODT
CKE
DQS
/DQS6
DQS6
RS1
RS1
RS1
8
RS1
/DQS /CS ODT
CKE
DQS
DM
/DQS /CS ODT
CKE
DQS
DM
D2
DM
DQ0
to DQ7
D10
DM6
DQ48 to DQ55
D6
DQ0
to DQ7
DQ0
to DQ7
D14
/DQS3
DQS3
DM3
DQ24 to DQ31
RS1
RS1
RS1
8
RS1
/DQS /CS ODT
CKE
DQS
DM
DQ0
to DQ7
/DQS /CS ODT
CKE
DQS
/DQS7
DQS7
DM7
RS1
RS1
RS1
8
RS1
/DQS /CS ODT
CKE
DQS
DM
DQ0
to DQ7
/DQS /CS ODT
CKE
DQS
DM
D3
DM
DQ0
to DQ7
D11
DQ56 to DQ63
D7
DQ0
to DQ7
D15
BA0 to BA2
A0 to A13
/RAS
/CAS
/WE
CK0
/CK0
CK1
/CK1
VDDSPD
VREF
VDD
VSS
RS3
BA0 to BA2: SDRAMs (D0 to D15)
RS3
Serial PD
SCL
SA0
SA1
SCL
A0
A1
A2
SDA
SDA
A0 to A13: SDRAMs (D0 to D15)
RS3
RS3
RS3
/RAS: SDRAMs (D0 to D15)
/CAS: SDRAMs (D0 to D15)
/WE: SDRAMs (D0 to D15)
8 loads
U0
WP
Notes :
8 loads
1. DQ wiring may be changed within a byte.
2. DQ, DQS, /DQS, ODT, DM, CKE, /CS relationships
must be meintained as shown.
SPD
SDRAMs (D0 to D15)
SDRAMs (D0 to D15, VDD and VDDQ)
SDRAMs (D0 to D15, SPD)
* D0 to D15 : 1G bits DDR2 SDRAM
U0 : 2k bits EEPROM
Rs1 : 22
Ω
Rs2 : 3.0
Ω
Rs3 : 10.0
Ω
Data Sheet E1459E20 (Ver. 2.0)
8
ELPIDA [ ELPIDA MEMORY ]
