欢迎访问ic37.com |
会员登录 免费注册
发布采购

HM5264805FLTT-75 参数 Datasheet PDF下载

HM5264805FLTT-75图片预览
型号: HM5264805FLTT-75
PDF下载: 下载PDF文件 查看货源
内容描述: LVTTL 64M SDRAM接口的133 MHz / 100 MHz的1 - Mword × 16位×4行/ 2 - Mword × 8位× 4银行/ 4 - Mword × 4位× 4银行PC / 133 , PC / 100 SDRAM [64M LVTTL interface SDRAM 133 MHz/100 MHz 1-Mword × 16-bit × 4-bank/2-Mword × 8-bit × 4-bank /4-Mword × 4-bit × 4-bank PC/133, PC/100 SDRAM]
分类和应用: 内存集成电路光电二极管动态存储器PC时钟
文件页数/大小: 65 页 / 498 K
品牌: ELPIDA [ ELPIDA MEMORY ]
 浏览型号HM5264805FLTT-75的Datasheet PDF文件第1页浏览型号HM5264805FLTT-75的Datasheet PDF文件第2页浏览型号HM5264805FLTT-75的Datasheet PDF文件第3页浏览型号HM5264805FLTT-75的Datasheet PDF文件第4页浏览型号HM5264805FLTT-75的Datasheet PDF文件第6页浏览型号HM5264805FLTT-75的Datasheet PDF文件第7页浏览型号HM5264805FLTT-75的Datasheet PDF文件第8页浏览型号HM5264805FLTT-75的Datasheet PDF文件第9页  
HM5264165F/HM5264805F/HM5264405F-75/A60/B60
Pin Arrangement
(HM5264405F)
EO
Pin Description
Pin name
A0 to A13
Function
Address input
Row address
Column address
DQ0 to DQ3
CS
RAS
CAS
Data-input/output
Chip select
54-pin TSOP
V
CC
NC
V
CC
Q
NC
DQ0
V
SS
Q
NC
NC
V
CC
Q
NC
DQ1
V
SS
Q
NC
V
CC
NC
WE
CAS
RAS
CS
A13
A12
A10
A0
A1
A2
A3
V
CC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
V
SS
NC
V
SS
Q
NC
DQ3
V
CC
Q
NC
NC
V
SS
Q
NC
DQ2
V
CC
Q
NC
V
SS
NC
DQM
CLK
CKE
NC
A11
A9
A8
A7
A6
A5
A4
V
SS
L
Bank select address A12/A13 (BS) CKE
V
CC
V
SS
V
CC
Q
V
SS
Q
NC
Row address strobe command
Column address strobe command
Pr
(Top view)
A0 to A11
A0 to A9
Data Sheet E0135H10
5
od
Pin name
Function
WE
Write enable
DQM
CLK
Clock input
Clock enable
No connection
Input/output mask
Power for internal circuit
Ground for internal circuit
Power for DQ circuit
Ground for DQ circuit
uc
t