R
EM4100
曼彻斯特&双相编码器IC内存阵列
的EM4100包含64位在五组的划分
信息。 9位被用于报头， 10行的奇偶校验
比特（ P0 〜P9） ， 4列校验位（ PC0 - PC3） ， 40个数据位
（ D00 - D93 ） ， 1位停止位设置为0 。
对于PSK编码芯片内存阵列
该PSK编码芯片的编程与奇校验为P0
和P1始终与一个逻辑零。
的奇偶校验位从P2至P9是偶数。
列校验PC0至PC3计算包括
版位，是偶校验位。
代码说明
曼彻斯特
总是有从ON到OFF或从OFF转变
为ON，在比特周期的中间。在从过渡
逻辑比特“1”到逻辑比特“0”或逻辑比特“0”到逻辑“1”位的
相位变化。数据流的价值高介绍如下
调制器的开关，低代表开关ON
（参见图6）。
双相代码
在每个比特的开始处，会发生转变。逻辑
位“1”将保持其状态为全比特持续时间和
逻辑比特“0”将显示在该位的中间的过渡
持续时间（参照图7）。
PSK码
调制开关转到ON和OFF交替每
期载频。当相移发生时，一
逻辑"0"从存储器读出。如果没有移相
一数据速率周期后发生时，一个逻辑"1"读
（参照图8）。
1
1
1
版本8位或
客户ID
32个数据位
1
1
1
D00 D01
D10 D11
D20 D21
D30 D31
D40 D41
D50 D51
D60 D61
D70 D71
D80 D81
D90 D91
PC0 PC1
1
D02
D12
D22
D32
D42
D52
D62
D72
D82
D92
PC2
1
D03
D13
D23
D33
D43
D53
D63
D73
D83
D93
PC3
1
P0
P1
P2
P3
P4
P5
P6
P7
P8
P9
S0
9头位
10号线的奇偶
位
4列校验位
标题是由哪个都是9第一比特
掩模编程，以"1".由于数据和奇偶校验
组织，该序列不能在再现
数据串。首标后面是10个组的4个数据
位允许100十亿组合和1个连行校验
位。然后，最后一组由4个事件列校验
位而不行奇偶校验位。 S0是被写入到一个停止位
"0"
位D00至D03和D10位为D13是客户特定的
识别。
这些64位，以控制所述串行输出
调制器。当64位数据串被输出时，该
输出序列不断重复，直到电量耗尽
关。
曼彻斯特码
二进制数据
内存输出
调制器控制
调制控制"low"意味着高电流
图。 6
X
1
1
1
1
1
1
1
1
1
0
1
0
1
0
0
0
1
1
0
双相代码
二进制数据
内存输出
0
1
1
0
1
0
0
1
调制器控制
调制控制"low"意味着高电流
图。 7
©2004 ， EM微电子，马林SA
5
www.emmicroelectronic.com
EMMICRO [ EM MICROELECTRONIC - MARIN SA ]
