ESMT
F25L004A
10.符合JEDEC读ID是输出一个字节8CH为制造商ID ;第二个字节20H作为顶级内存类型;第三个字节13H内存
的能力。
11.写使能（ WREN ）指令和写状态寄存器（ WRSR ）指令必须工作在相互配合。
WRSR指令必须在WREN指令，以使这两个指令后，立即（非常下一个总线周期）执行
有效的。无论EWSR和雷恩可以启用WRSR ，用户只需要执行它的一个。一个成功的WRSR可以重置雷恩。
阅读（ 33兆赫）
读出指示支持高达33MHz的情况下，输出的数据
从指定的地址单元开始。该数据输出
流通过所有地址连续的，直到被终止
低到高CE过渡。内部地址指针
自动递增，直到最高的内存地址是
抵达。一旦最高的存储器地址为止，该
地址指针将自动递增到年初
（环绕）的地址空间，即对于4Mbit的密度，一旦
从地址位置7FFFFH的数据已经被读出，下
输出将会从地址位置00000H 。
读指令是通过执行一个8位的命令发起
03H ，其次是地址位[A
23
-A
0
] 。 CE必须保持活跃
低的读出周期的持续时间。参见图2为读
序列。
CE
MODE3
SCK MODE1
1 2 3 4 5 6 7 8
15 16
23 24
31 32
39 40
47 48
55 56
63 64
70
SI
最高位
03
添加。
最高位
添加。
添加。
SO
高IMPENANCE
最高位
N
D
OUT
N+1
D
OUT
N+2
D
OUT
N+3
D
OUT
N+4
D
OUT
图2 ：读序列
晶豪科科技有限公司
出版日期： 2009年1月
修订： 1.6
8/30
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
