ESMT
设备操作
时钟（CLK）
时钟输入被用作所有的SDRAM的参考
操作。所有的操作是同步的正
将时钟的边缘。时钟转换必须是
单调V之间
IL
和V
IH
。在操作过程中与CKE
高的所有输入都被假定为在为有效状态（高或低）
安装的时间和保持时间各地的上升沿
时钟进行适当的功能和ICC规范。
M12S128168A
上电
1.适用电源并启动时钟，试图维持CKE =
“H”时， DQM = “H”和其他引脚的NOP条件在
的输入。
2。保持稳定的电源，稳定的时钟和NOP输入
条件最低为200us的。
对于两个银行3.Issue预充电命令
设备。
4.Issue 2以上时自动刷新命令。
5.Issue模式寄存器设置命令初始化
模式寄存器。
4 & 5比照）序列是不分先后顺序。
该设备现在可以正常运行。
时钟使能（ CKE ）
时钟使能（CKE ）栅极的时钟到SDRAM中。如果CKE
去与时钟同步较低（的建立和保持时间相同
作为其它输入） ，内部时钟暂停从下一
时钟周期和输出的状态和突发地址被冻结
只要所述CKE保持低电平。所有其他输入将被忽略
从下一个时钟周期之后CKE变低。当所有银行
处于空闲状态和CKE变低同步地
时钟中，SDRAM进入省电模式，从下一个
时钟周期。在SDRAM保持在掉电模式
忽视了其他的输入，只要CKE仍然很低。该
掉电出口是同步的内部时钟是
暂停。当CKE变高，至少是“ 1CLK + T
SS
“之前
所述时钟信号的高电平持续的边缘，然后对SDRAM变
从相同的时钟沿接受所有的输入有源
命令。
模式寄存器设置（ MRS）
该模式寄存器存储用于控制数据
SDRAM中的各种操作模式。该项目的中科院
延迟，突发类型，突发长度，测试模式以及各种
供应商特定选项，使SDRAM可用于各种
的不同的应用程序。该模式的默认值
寄存器没有定义，因此该模式寄存器必须
写上电后运行的SDRAM 。该
模式寄存器写的是主张低CS ， RAS ，
CAS和
WE
（ SDRAM的应该是在主动模式
与CKE已经很高了之前写模式寄存器） 。
地址引脚的状态A0 〜 A11和BA0 〜在BA1
同一周期CS， RAS ， CAS和
WE
变低是
写入模式寄存器中的数据。两个时钟周期是
以完成在模式寄存器中写入所需的。该
模式寄存器的内容可以使用相同的改变
操作过程中的命令和时钟周期的要求
只要所有银行都处于闲置状态。模式
寄存器被分成各种领域进入视
功能。突发长度字段使用A0 〜 A2 ，突发类型
使用A3 ， CAS延迟（读列地址的延迟）
用A4 〜 A6 ，供应商特定选项或测试模式下使用
A7 〜 A8 ， A10 / AP 〜 A11和BA0 〜 BA1 。写爆
长度使用A9编程。 A7 〜 A8 ， A10 / AP 〜 A11和
BA0 〜 BA1必须设置为低于正常SDRAM中
操作。请参阅下表为各种特定代码
突发长度，突发类型， CAS延迟。
BANK地址（ BA0 〜 BA1 ）
该SDRAM组织成四个独立的银行
2,097,152字×16位的存储器阵列。该BA0 〜 BA1
输入锁存RAS和CAS的断言的时间
选择银行要用于该操作。银行
解决BA0 〜 BA1被锁在银行的活跃，读，写，
模式寄存器设置和预充电操作。
地址输入（ A0 〜 A11 ）
21个地址位的解码需要的2097152
字的位置被多路复用到12的地址输入管脚
（ A0 〜 A11 ） 。在12行地址与RAS沿锁存
和BA0 〜行激活命令时BA1 。 9位列
地址以及CAS锁存，
WE
和BA0 〜 BA1
在读或命令。
NOP和设备取消
当RAS ， CAS和
WE
高， SDRAM的
执行无操作（NOP ） 。 NOP不会启动任何新的
操作，但是需要以完成需要的操作
多单时钟周期如银行激活，突发读取，
自动刷新等设备取消也是一个NOP ，是
通过认定进入
CS
高。
CS
高禁用
指令译码器，使RAS ， CAS ，
WE
和所有的
地址输入被忽略。
银行激活
该行激活命令被用来选择一个随机
排在空闲的银行。通过置低RAS和CS
具有期望的行和存储体地址，行存取是
发起。后一个读或写操作，则会发生
吨的时间延迟
RCD （分钟）
从银行启动的时间。吨
RCD
是SDRAM的内部定时参数，因此它是
依赖于工作时钟频率。最低
银行需要激活之间的时钟周期数
和读或写命令应该由下式计算
晶豪科科技有限公司
出版日期： 2006年11月
修订： 1.0
11/44
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
