ESMT
设备操作
时钟（CLK）
时钟输入被用作所有的SDRAM的参考
操作。所有的操作是同步的正
将时钟的边缘。时钟转换必须是
单调V之间
IL
和V
IH
。在操作过程中与CKE
高的所有输入都被假定为处于有效状态（高或低）
对于安装的时间和保持各地上升沿时间
时钟才能正常工作，我的
CC
特定连接的阳离子。
时钟使能（ CKE ）
时钟使能（CKE ）栅极的时钟到SDRAM中。如果
CKE变低同步于时钟（设置和保持
时间相同，其它输入） ，内部时钟暂停
从下一个时钟周期，并输出与脉冲串的状态
只要所述CKE保持低地址被冻结。所有其他
输入是从下一个时钟周期忽略CKE变后
低。当所有银行都处于空闲状态和CKE变低
同步于时钟， SDRAM的输入功率
断模式，从下一个时钟周期。 SDRAM的遗体
在掉电模式忽视了其他的输入，只要
CKE仍然很低。掉电退出是同步的
内部时钟被暂停。当CKE变高的
至少“ 1CLK + T
SS
“时钟的高边沿前，
然后对SDRAM的同一个时钟边缘变得活跃
接受所有输入的命令。
模式寄存器设置（ MRS）
M52S64322A
该模式寄存器存储用于控制数据
SDRAM中的各种操作模式。它计划
CAS延迟，突发类型，突发长度，测试模式和
不同的供应商特定选项，使SDRAM有用
对各种不同的应用。的默认值
模式寄存器没有定义，因此该模式
注册必须写上电后操作
SDRAM 。该模式寄存器写的是断言低
在CS ， RAS ， CAS和
WE
（ SDRAM的应
在主动模式下并且CKE已经很高了之前的写作
该模式寄存器）。地址引脚的状态A0 〜 A10
和BA0 〜 BA1在相同的周期的CS ， RAS，CAS
和
WE
变低是写入模式中的数据
注册。两个时钟周期中完成所需要的
写模式寄存器。的模式寄存器的内容
可以使用相同的命令和时钟被改变
操作过程中周期的要求，只要所有银行
处于空闲状态。模式寄存器被分成
各个领域为视功能。爆
长度字段使用A0 〜 A2 ，突发类型使用A3 ， CAS
延迟（读列地址的延迟），用A4 〜 A6 ，
测试方式采用A7 〜 A8 ，特定供应商的选择使用A9 ，
A10和BA1 〜 BA0 。 A7 〜 A8 ， A10 / AP和BA0 〜 BA1必须的
被设置为低电平时正常SDRAM的操作。参阅
表为各种突发长度特定代码，爆
类型和CAS延迟。
BANK地址（ BA0 〜 BA1 ）
该SDRAM组织成四个独立的银行
524288字× 32位的存储器阵列。该BA0 〜 BA1
输入锁存于RAS的断言时间和
CAS号来选择要用于该操作的银行。该
银行解决BA0 〜 BA1被锁在银行的活跃，读，
写模式寄存器设置和预充电操作。
地址输入（ A0 〜 A10 ）
19个地址位的解码需要的524288
字的位置被多路复用到12的地址输入管脚
（ A0〜 A10）。在12行地址锁存与沿
银行主动命令期间RAS和BA0 〜 BA1 。 8位
列地址与CAS锁存，
WE
和
BA0 〜在读或命令BA1 。
NOP和设备取消
当RAS ， CAS和
WE
高，对SDRAM
执行无操作（NOP ） 。 NOP不会启动任何新的
操作，但是需要完成的操作而
需要多于一个时钟周期如银行激活，迸发
阅读，自动刷新等设备取消也是一个NOP
并通过断言CS高输入。 CS禁用高
命令解码器，以便RAS，CAS
WE
所有
地址输入将被忽略。
晶豪科科技有限公司
出版日期： 2009年8月
修订： 1.3
11/47
ESMT [ ELITE SEMICONDUCTOR MEMORY TECHNOLOGY INC. ]
