Freescale Semiconductor, Inc.
Technical Data — MC68HC908AS60
Section 10. Clock Generator Module (CGM)
10.1 Contents
10.2 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
10.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
10.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .157
10.4.1 Crystal Oscillator Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . .157
10.4.2 Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . .159
10.4.2.1
10.4.2.2
10.4.2.3
10.4.2.4
10.4.2.5
Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .159
Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . .161
Manual and Automatic PLL Bandwidth Modes . . . . . . .161
Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . .163
Special Programming Exceptions . . . . . . . . . . . . . . . . .165
10.4.3 Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . .165
10.4.4 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . .166
10.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .167
10.5.1 Crystal Amplifier Input Pin (OSC1). . . . . . . . . . . . . . . . . . .167
10.5.2 Crystal Amplifier Output Pin (OSC2) . . . . . . . . . . . . . . . . .167
10.5.3 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . .167
10.5.4 Analog Power Pin (VDDA). . . . . . . . . . . . . . . . . . . . . . . . . .168
10.5.5 Oscillator Enable Signal (SIMOSCEN). . . . . . . . . . . . . . . .168
10.5.6 Crystal Output Frequency Signal (CGMXCLK) . . . . . . . . .168
10.5.7 CGM Base Clock Output (CGMOUT). . . . . . . . . . . . . . . . .168
10.5.8 CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . .168
10.6 CGM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .169
10.6.1 PLL Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . .169
10.6.2 PLL Bandwidth Control Register . . . . . . . . . . . . . . . . . . . .171
10.6.3 PLL Programming Register . . . . . . . . . . . . . . . . . . . . . . . .173
10.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .174
MC68HC908AS60 — Rev. 1.0
Technical Data
Clock Generator Module (CGM)
For More Information On This Product,
Go to: www.freescale.com
FREESCALE [ Freescale ]
