MC145151-2并行输入(接口与单预分频系数)
RA2
RA1
RA0
OSC
OUT
14× 8 ROM参考解码器
14
LOCK
检测
LD
OSC
in
14-BIT
÷
v计数器
相
探测器
A
PD
OUT
f
in
V
DD
14-BIT
÷
N计数器
14
相
探测器
B
φ
V
φ
R
f
V
N13
N11
N9
N7 N6
N4
N2
N0
T / R
发送偏移加法器
注: N0 - N13的输入和输入RA0 , RA1 , RA2和有没有显示上拉电阻。
图2. MC145151-2框图
1.2
1.2.1
引脚说明
输入引脚
f
in
频率输入(引脚1 )
输入到
÷
合成N个部分。 ˚F
in
通常来源于环路VCO和交流耦合到
该设备。对于较大的幅度信号(标准CMOS逻辑电平)的直流耦合可以被使用。
RA0 - RA2
引用地址输入(引脚5 , 6 , 7 )
这三个输入端建立一个确定的总参考八种可能的鸿沟值的代码
除法器,由下表定义的那样。
上拉电阻器保证输入悬空保持在逻辑1 ,并且只需要一个单刀单掷开关来改变
数据到零状态。
参考地址码
RA2
0
0
0
0
1
1
1
1
RA1
0
0
1
1
0
0
1
1
RA0
0
1
0
1
0
1
0
1
总
DIVIDE
价值
8
128
256
512
1024
2048
2410
8192
MC145151-2和MC145152-2技术数据,版本5
飞思卡尔半导体公司
3