MC145151-2并行输入（接口与单预分频系数）
N0 - N11
N计数器编程输入（引脚11 - 20 ， 22 - 25 ）
这些输入提供了预设到的数据
÷
当它达到零计数N计数器。 N0为
所述至少显著和N13是最显著。上拉电阻，保证输入开路保持
在一个逻辑1 ，并且只需要一个单刀单掷开关，以改变数据到零状态。
T / R
发送/接收偏移加法器的输入端（引脚21 ）
此输入控制偏移加到在N个输入端所提供的数据。这通常用于抵销
VCO的频率相等的量来收发器的IF频率。这个偏移量被固定在856
当T / R为低电平，并给出无偏移时， T / R为高。一个上拉电阻确保没有连接将
表现为逻辑1，从而没有偏移加法。
OSC
in
， OSC
OUT
参考振荡器输入/输出（引脚27 ， 26 ）
这些引脚组成一个片上参考振荡器时，连接到外部并联终端
谐振晶体。频率设定适当的值，电容必须从OSC连接
in
to
地面和OSC
OUT
到地面。 OSC
in
也可以用作输入为一个外部产生的基准
信号。此信号通常是交流耦合到OSC
in
的，但对于较大的幅度信号（标准CMOS逻辑
电平）的直流耦合，也可以使用。在外部基准模式，没有连接需要OSC
OUT
.
1.2.2
输出引脚
PD
OUT
相位检测器输出（引脚4 ）
相位检测器的三态输出，用作环路误差信号。双端输出，也可
用于这一目的（参见
φ
V
和
φ
R
).
频率f
V
＆ GT ; ˚F
R
或f
V
领导：负脉冲
频率f
V
＆ LT ; ˚F
R
或f
V
滞后：正脉冲
频率f
V
= f
R
和同相：高阻抗状态
φ
R
,
φ
V
鉴相器B输出（引脚8,9）
这些相位检测器的输出可以由外部的环路误差信号相结合。单端输出
也可用于这一目的（参见
PD
OUT
).
IF频率f
V
是高于f
R
或者，如果f的相位
V
是领导，那么错误信息由提供
φ
V
脉冲低。
φ
R
基本上仍然很高。
如果频率f
V
少大于f
R
或者，如果f的相位
V
滞后，则错误信息由提供
φ
R
脉冲低。
φ
V
基本上仍然很高。
如果f的频率
V
= f
R
又都是同相的，则既
φ
V
和
φ
R
维持高位，除了一小
最小时间周期时，两个脉冲在低相位。
MC145151-2和MC145152-2技术数据，版本5
4
飞思卡尔半导体公司
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
