信号和连接
•
•
•
•
•
A
针
是外部的物理连接。相同的引脚可以用于连接多个信号。
断言
意味着一个离散信号处于激活的逻辑状态。
—
低电平有效
信号从逻辑电平1改变为逻辑电平0。
—
高电平有效
信号从逻辑电平0改变为逻辑电平1。
否定
意味着一个断言离散信号改变逻辑状态。
—
低电平有效
信号从逻辑电平0改变为逻辑电平1。
—
高电平有效
信号从逻辑电平1改变为逻辑电平0。
LSB方法
最显著位
or
位，
与MSB指
最有效位
or
位。
引用
低，高字节或字拼写出来。
数字前面加一个百分号（ ％ ）是二进制。前面有一个美元符号（ $ ）或数字
0x
是十六进制。
2
信号和连接
表2. i.MXL信号说明
信号名称
功能/注意事项
外部总线/片选（ EIM ）
标识和描述了被分配到封装引脚的i.MXL处理器的信号。信号
通过它们连接到内部模块进行分组。
A[24:0]
D[31:0]
EB0
EB1
EB2
EB3
OE
CS [5：0 ]
欧洲央行
LBA
BCLK （突发时钟）
RW
DTACK
地址总线信号
数据总线信号
MSB字节频闪低电平有效的外部使能控制D [ 31:24]字节信号。
字节频闪低电平有效的外部使能控制D [ 23:16]字节信号。
字节频闪低电平有效的外部使能控制ð字节信号[15 ： 8 ] 。
LSB字节频闪低电平有效的外部使能控制ð字节信号[ 7 ： 0 ] 。
存储器输出使能，低电平有效输出使外部数据总线。
[ 3：2 ]被复用CSD [ 1：0]和由所选的CS的芯片选择，片选信号
功能复用控制寄存器（ FMCR ） 。默认CSD [1：0 ]被选择。
由闪存设备发送到EIM每当闪存设备必须终止一个低电平有效输入信号
持续的脉冲串序列，并启动一个新的（长第一接入）脉冲串序列。
低电平信号由闪存设备发送导致外部突发设备锁存开始破灭
地址。
在突发模式发送到外部同步存储器（如爆闪）时钟信号。
RW信号指示外部访问是否是读（高）或写（低）周期。作为WE输入
信号由外部DRAM 。
DTACK
信号的外部输入数据的确认信号。当使用外部的DTACK信号
作为数据的确认信号，总线超时监控产生一个总线错误时，总线周期不
由外部的DTACK信号终止后1022时钟计数已经过去了。
MC9328MXL技术数据，版本8
4
飞思卡尔半导体公司
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
