FEC电气特性
SPISEL
（输入）
172
171
SPICLK
(CI=0)
（输入）
173
173
SPICLK
(CI=1)
（输入）
177
180
SPIMISO
（输出）
民主基金
175
176
SPIMOSI
（输入）
最高位
最高位
数据
179
181 182
数据
最低位
最高位
最低位
182
178
最高位
182
181
181
170
174
图57. SPI从机（ CP = 1 ）时序图
15 FEC电气特性
本节提供了交流电气规格为快速以太网控制器（ FEC ） 。注意，定时
规格为MII信号是独立的系统时钟频率（其速度指定） 。此外，信息产业部
信号使用TTL信号电平兼容的设备无论是5.0 V或3.3 V工作
15.1 MII接收信号时序（ MII_RXD [ 3 ： 0 ] ， MII_RX_DV ，
MII_RX_ER ， MII_RX_CLK ）
接收器正常工作可达25MHz的+ 1％ MII_RX_CLK最高频率。没有最低
频率要求。此外，该处理器的时钟频率必须超过MII_RX_CLK频率 - 1％。
提供信息产业部信息接收信号的时序。
表25. MII接收信号时序
NUM
M1
M2
M3
M4
特征
MII_RXD [3： 0]， MII_RX_DV ， MII_RX_ER到MII_RX_CLK设置
MII_RX_CLK到MII_RXD [3： 0]， MII_RX_DV ， MII_RX_ER保持
MII_RX_CLK脉冲宽度高
MII_RX_CLK脉冲宽度低
民
5
5
35%
35%
最大
—
—
65%
65%
单位
ns
ns
MII_RX_CLK期
MII_RX_CLK期
MPC852T硬件规格，版本3.1
56
飞思卡尔半导体公司
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
