FEC电气特性
提供信息产业部信息接收信号的时序。
表31. MII接收信号时序
NUM
M1
M2
M3
M4
特征
MII_RXD [3： 0]， MII_RX_DV ， MII_RX_ER到MII_RX_CLK设置
MII_RX_CLK到MII_RXD [3： 0]， MII_RX_DV ， MII_RX_ER保持
MII_RX_CLK脉冲宽度高
MII_RX_CLK脉冲宽度低
民
5
5
35%
35%
4
2
最大
—
—
65%
65%
—
—
单位
ns
ns
MII_RX_CLK期
MII_RX_CLK期
ns
ns
M1_R RMII_RXD [1： 0]， RMII_CRS_DV ， RMII_RX_ERR到RMII_REFCLK
MII
格局
M2_R RMII_REFCLK到RMII_RXD [1： 0]， RMII_CRS_DV ， RMII_RX_ERR
MII
HOLD
显示MII接收信号时序。
M3
MII_RX_CLK （输入）
M4
MII_RXD [ 3 ： 0 ] （输入）
MII_RX_DV
MII_RX_ER
M1
M2
图64. MII接收信号时序图
15.2 MII ，减少MII发送信号的时序
发射机正常运行高达25 MHz的+ 1％ MII_TX_CLK最高频率。没有
最低频率要求。此外，该处理器的时钟频率必须超过MII_TX_CLK
频率 - 1％。
提供了MII发送信号的时间信息。
表32. MII发送信号的时序
NUM
M5
M6
M7
M8
特征
MII_TX_CLK到MII_TXD [3： 0]， MII_TX_EN ， MII_TX_ER无效
MII_TX_CLK到MII_TXD [3： 0]， MII_TX_EN ， MII_TX_ER有效
MII_TX_CLK脉冲宽度高
MII_TX_CLK脉冲宽度低
民
5
—
35%
35%
最大
—
25
65%
65%
单位
ns
ns
MII_TX_CLK期
MII_TX_CLK期
MPC875 / MPC870硬件规格，版本3.0
68
初步-如有更改，恕不另行通知
飞思卡尔半导体公司
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
