3.7.2音频时钟合成（ GS4911B只）
可编程音频时钟发生器被引用到内部信号PCLK和
负责产生的ACLK输出信号。三个音频时钟输出引脚，
ACLK1到ACLK3 ，提供给应用层。
[ 2：0 ]引脚为根本的采样频率，FS采用了ASR_SEL选择
所示
一旦选定，该音频时钟速率可以通过主机进行定制
接口（见
如果需要的话，外部ASR_SEL [2： 0]引脚可以通过设置的第2位被忽略
Audio_Control寄存器和取样频率可改为在被编程
ASR_SEL [2：0 ]主机接口的寄存器（见
虽然
外部ASR_SEL [ 2 ： 0]引脚将被忽略，他们不应该被悬空。
表3-7 ：音频采样率选择
ASR_SEL [2 ：0]的
000
001
010
011
100
101
110
111
采样频率（千赫）
音频
时钟发生器
残
32
44.1
48
96
慢
32*
慢
44.1*
慢
48*
*慢32 ， 44.1 ， 48只可在所选择的视频标准为23.98 ， 29.97 ，或
59.94帧速率
为主。
他们指的32kHz ，44.1kHz或48kHz的乘
by
1000/1001至
维护通常与24 ， 30相关的1 ，2或3帧序列，并
60
fps视频。
当所有三个ASR_SEL [2：0 ]引脚被置为低电平时，音频时钟输出将是高
阻抗。在这种情况下，应用层可以继续接通
AUD_PLL_VDD针;然而，以减少噪音和功耗，
AUD_PLL_VDD可以接地。
默认情况下，系统复位后， ACLK1到ACLK3会在256fs ， 64fs的输出时钟信号，
分别FS 。不同的分频比为每个输出引脚可以通过选择
编程ACLK_fs_Multiple寄存器开始于主机的地址3Fh时
接口（见
该寄存器的编码值示于
512fs ， 348fs ， 256fs ， 192fs ， 128fs ， 64fs的， FS的时钟输出，和Z位都
可选择的引脚通过引脚上。 Z位将变为高电平一个FS周期每192 fs的
周期。其相位不被在GS4911B任何定时事件定义的，因此是任意的。
GS4911B / GS4910B HD / SD /图形时钟和定时IC
发电机与同步锁相
数据表
36655 - 5
2009年6月
63 119
GENNUM [ GENNUM CORPORATION ]
