GS9002串行数字编码器 - 详细的设备说明
该GS9002编码器是用于双极集成电路
根据将并行数据转换成串行格式
SMPTE 259M标准。该设备同时编码8和
生产的串行数据10位TTL兼容的并行信号
速率高达400 MB /秒。它采用单5伏电源
并封装在一个44引脚PLCC 。
在装置内的功能块包括输入锁存器，
同步检测器，并行到串行转换器，加扰器， NRZ到
NRZI转换器， ECL输出缓冲器的数据和时钟，锁相环
10X并行时钟乘法和锁定检测。
并行数据（ PD0 - PD9 ）和并行时钟（ PCK- IN）是
经过17分别通过引脚7应用。
同步检测器
VCO中心频率选择
在宽的VCO牵引范围允许PLL补偿
变化的装置的处理，温度变化和
改变电源电压，无需外部调整。
单个外部电阻来设置VCO电流为
每四个中心频率为选定的由两比特的代码
通过2 ：4的解码器。
电流设定电阻器被连接到RVCO0
通过RVCO3输入（ 34 ， 33 ， 32和31 ） 。该解码器
输入DRS0和DRS1 （ 36 ， 35 ）为TTL兼容的输入
并且根据下面的事实中选择四个电阻
表。
同步检测器查找保留字000-003和
3FC - 3FF ，在10位十六进制或00和FF中的8位十六进制，用于
在TRS -ID同步字。当任一全零的发生
或者那些在输入PD2 - PD9被检测到时，低两位PD0
和PD1被迫零或一的分别。这使得
该系统具有8或10位数据兼容。对于非 -
SMPTE标准的并行数据，逻辑输入，同步关闭（ 6 ）
可禁用此功能。
SCRAMBLER
所述扰码器是一个用于一个线性反馈移位寄存器
根据伪随机化输入的串行数据
固定多项式（X
9
+X
4
+1 ） 。这最大限度地减少了DC分量
在输出的串行数据流。在NRZ到NRZI转换器
使用另一个多项式（X + 1）转换成一个长的序列
一系列转变，最大限度地减少极性效应的。
锁相环
该PLL进行并行时钟乘法和提供
对于串行的定时信号。它是由
相位/频率检测器，电荷泵，压控振荡器和一
除以十计。
相位/频率检测器允许更宽的捕获范围
和更快的锁定时间比可以与实现
独自鉴相器。频率的歧视
也消除了谐波锁定。与这种类型鉴别器，
该PLL可以过阻尼良好的稳定性，而不
牺牲锁定时间。
电荷泵提供一个'充电信息包“的环路滤波器
它正比于所述系统的相位误差。国内
电压夹具用于约束的环路滤波器电压
在大约1.8和3.4伏。
压控振荡器，由一个电流控制多谐振荡器构成，
功能操作在超过400 Mb / s的和宽的范围内拉
（中心频率的≈± 40％）。
D
E
ð S
N N
E G
M SI
M E
O D用
C
东西
ř Ë
T N
Ø ř
N 2 O
F
DRS1
0
0
1
1
DRS0
0
1
0
1
电阻的选择
RVCO0 （34）
RVCO1 （33）
RVCO2 （32）
RVCO3 （31）
A 2 ： 1多路复用器（ MUX ）选择无论是从直接数据
P / S转换器（串行）或从加扰的NRZI数据。
这个MUX受扰频器/串行器选择控制
（ SSS ）输入引脚26.当此输入为低电平时， MUX选择
扰码器输出。 （这是用于SMPTE模式
259M的数据）。当此输入为高的MUX直接路线
序列化的数据到输出缓冲器，没有加扰或
NRZ到NRZI转换。
该锁定检测电路禁用串行数据输出，当
环路未被锁定通过关闭2： 1复用器。锁定检测
输出可从销20和为高电平时，环路是
锁定。
真正的和补充的串行数据， SDO和SDO是
可从引脚38和39 ，而在真实和补充
串行时钟SCK和SCK可从引脚43和42
分别。如果串行时钟不使用管脚43和42可以
连接到V
CC
.
再生的并行时钟（PCK OUT）为可在针
19.这个输出是一个单端伪ECL输出要求
一个下拉电阻。如果未使用的再生并行时钟
销19可以被连接到V
CC
.
520 - 27 - 08
4
GENNUM [ GENNUM CORPORATION ]
