注： FIFO_FULL和FIFO_EMPTY标志只对STAT显示[2 ：0]的
销时，该设备是在DVB-ASI模式。如果FIFO_FULL或FIFO_EMPTY值（ 100B
和101b分别）被编程到IO_CONFIG寄存器时，该设备是
在SMPTE的模式，该值将被忽略，并且在I / O引脚将被设置为高阻抗
状态。
表3-11 ： STAT [ 2 ： 0 ]输出默认配置
设备CON组fi guration
IO_CONFIG注册
I / O
功能
默认IO_CONFIG
环境
000b
001b
010b
110b
111b
000b
000b
000b
000b
SMPTE
的功能
SMPTE_BYPASS
=高
DVB_ASI = LOW
FIFO ：视频模式或辅助
数据插入模式
DVB -ASI
DVB_ASI = HIGH
FIFO ： DVB- ASI模式
STAT0_CONFIG
STAT1_CONFIG
STAT2_CONFIG
STAT0_CONFIG
STAT1_CONFIG
STAT2_CONFIG
I / O
I / O
I / O
产量
产量
产量
产量
产量
产量
H
V
F
FIFO_FULL
FIFO_EMPTY
高Z
高Z
高Z
高Z
数据通过
SMPTE_BYPASS
= LOW
DVB_ASI = LOW
STAT0_CONFIG
STAT1_CONFIG
STAT2_CONFIG
3.12低延迟模式
当IOPROC_EN引脚设置为低电平时， GS9092A将进入低延迟模式，例如
的串行数字数据将具有最小的PCLK延迟可能的输出。该
FIFO和除SMPTE扰块中的所有处理模块将被绕过
当SMPTE_BYPASS高。
当SMPTE_BYPASS被置为低电平，而不管低延迟模式也将被选
在IOPROC_EN信号的设置（见
在DVB - ASI模式（ DVB- ASI
该设备将有一个较高的延迟
然后低延迟模式，虽然这种延迟将小于SMPTE模式（SMPTE
表3-12 ：在低延时模式引脚设置
IOPROC_EN设置
SMPTE_BYPASS设置
潜伏期
（ PCLK周期）
9
10
8
21
低
高
低
高
低
低
高
高
GS9092A GenLINX® III 270MB / s的串行器的SDI和
DVB -ASI
数据表
34715 - 4
2010年5月
52 63
GENNUM [ GENNUM CORPORATION ]
