GS74108ATP/J/X
TSOP-II 512K x 8-Pin Configuration
NC
NC
A
4
A
3
A
2
A
1
A
0
CE
DQ
1
DQ
2
V
DD
V
SS
DQ
3
DQ
4
WE
A
17
A
16
A
15
A
14
A
13
NC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
NC
NC
NC
A
5
A
6
A
7
A
8
OE
DQ
8
DQ
7
V
SS
V
DD
DQ
6
DQ
5
A
9
A
10
A
11
A
12
A
18
NC
NC
NC
44-pin
400 mil TSOP II
Block Diagra
m
A
0
Address
Input
Buffer
Row
Decoder
Memory Array
A
18
CE
WE
OE
Column
Decoder
Control
I/O Buffer
DQ
1
DQ
8
Rev: 1.07 1/2006
2/13
© 2001, Giga Semiconductor, Inc.
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.