GS84118T/B-166/150/130/100
PBGA引脚说明
引脚位置
P4 ,N4, R 2, C 3, B3,C2 ,A2,A3 ,A5,A6 ,T6 ,C5
R 6 ,T5 ,T2,T3 ,B5, C 6 -C
K4
M4
L5
G3
H4
E4 ,B2,B6
F4
G4
A4,B4
P7, N6 ,L6, K7, H6, G7 ,F6, E7, D 1, E 2 ,G 2, H 1,
K 2 ,L 1, M 2 ,Nl
D6 , P2
M6
P6
N7
T7
R5
R3
U2
U3
U5
U4
C4 ,J2, J4 ,J6 R4
D3 ,D5, E3 ,E5, F3 ,F5, H3 ,H5, K3 ,K5, M3 ,M5,
N3 ,N5 ,P3, P5
A 1, A 7 , F 1, F 7 , J1, J7 ,M1, M7 ,U1, U7
B1 ,B7, C1 ,C7, D2,D4 ,D7, E1, E6 ,F2, G1 ,G5
G6 ,H2 ,H7 ,J3, J5 ,K1, K6 ,L2,L3 ,L4, L7 ,N2
P1, RR1 ,R 7, T 1, T 4 , U6
符号
A0–A17
CLK
BWE
BW1
BW2
GW
CE1 , CE2 , CE3
OE
ADV
ADSP , ADSC
DQ1–DQ16
DQP1–DQP2
MATCH
教育部
DE
ZZ
FT
LBO
TMS
TDI
TDO
TCK
V
DD
V
SS
V
DDQ
NC
描述
地址输入信号,输入注册的,必须满足
建立和保持时间,指定的
第11页。
时钟输入信号
字节写使能信号,该字节的写使能信号需要
用的写四个字节的写信号一个组合
发生的操作。
数据输出1直通8个字节的写信号
数据输出9至16字节写入信号
全局写使能
芯片使
OUTPUT ENABLE
突发地址进展
地址状态信号
数据输入和输出引脚
奇偶输入和输出引脚
匹配输出
匹配输出使能
当DE为数据使能,数据输入寄存器仅更新
活跃的。
功率降低控制应用中的ZZ将导致低
待机功耗。
流经或管道模式
线性顺序连拍模式
测试模式选择
测试数据
测试数据输出
测试时钟
3.3 V电源
地
2.5 V / 3.3 V输出电源
无连接
冯: 1.05 7/2001
5/30
©1999 ,千兆半导体公司
规格援引如有更改,恕不另行通知。对于最新的文档,请参见http://www.gsitechnology.com 。