欢迎访问ic37.com |
会员登录 免费注册
发布采购

HSD128M72B9K-F12 参数 Datasheet PDF下载

HSD128M72B9K-F12图片预览
型号: HSD128M72B9K-F12
PDF下载: 下载PDF文件 查看货源
内容描述: 同步DRAM模块1024MByte。点击( 128Mx72Bit ) , 8K参考, 3.3V无缓冲ECC SO- DIMM , [Synchronous DRAM Module 1024Mbyte (128Mx72Bit), 8K Ref., 3.3V ECC Unbuffered SO-DIMM,]
分类和应用: 动态存储器
文件页数/大小: 11 页 / 207 K
品牌: HANBIT [ HANBIT ELECTRONICS CO.,LTD ]
 浏览型号HSD128M72B9K-F12的Datasheet PDF文件第3页浏览型号HSD128M72B9K-F12的Datasheet PDF文件第4页浏览型号HSD128M72B9K-F12的Datasheet PDF文件第5页浏览型号HSD128M72B9K-F12的Datasheet PDF文件第6页浏览型号HSD128M72B9K-F12的Datasheet PDF文件第8页浏览型号HSD128M72B9K-F12的Datasheet PDF文件第9页浏览型号HSD128M72B9K-F12的Datasheet PDF文件第10页浏览型号HSD128M72B9K-F12的Datasheet PDF文件第11页  
韩光
HSD128M72B9K
经营AC参数
(交流工作条件,除非另有说明)
参数
行有效至行主动延迟
RAS到CAS延迟
行预充电时间
行活动时间
行周期时间
在过去的数据来行预充电
到主动延迟的最后一个数据
最后的数据到新的关口。地址的延迟
在最后的数据以突发停止
上校地址上校地址的延迟
的有效输出数据的数量
注意事项:
1.时钟周期的最小数目是通过分割与时钟周期时间和所需要的最小时间来确定
然后四舍五入到下一个较大整数。
2.最小的延迟才能完成写操作。
3.所有部件,使每一个周期的列地址的变化。
4.如遇行预充电中断,自动预充电和读取突发停止。
5.对于-8 / H / L ,叔
RDL
= 1CLK和T
DAL
=也支持1CLK + 20ns的。
(技术支持建议:吨
RDL
= 2CLK和T
DAL
= 2CLK &为20ns )。
符号
t
RRD
(分钟)
t
RP
(分钟)
t
RP
(分钟)
t
RAS
(分钟)
t
RAS
(最大)
TRC
(分钟)
VERSION
-13
15
20
20
45
-12
16
20
20
48
100
65
68
2
2 CLK + T
RP
1
1
1
2
-
1
70
70
-10
20
20
20
50
-10L
20
20
20
50
单位
ns
ns
ns
ns
ns
ns
CLK
-
CLK
CLK
CLK
ea
1
1
1
1
1
2.5
5
2
2
3
4
t
RDL
(分钟)
t
DAL
(分钟)
t
CDL
(分钟)
t
BDL
(分钟)
t
CCD
(分钟)
CAS延时= 3
CAS延时= 2
AC特性
(交流工作条件,除非另有说明)
参数
CAS
CLK周期时间
latency=3
CAS
latency=2
CAS
CLK为有效
输出延迟
输出数据
保持时间
latency=3
CAS
latency=2
CAS
latency=3
t
OH
2.7
t
SAC
-
3
-
3
6
3
7
ns
2
t
CC
-
5.4
符号
-13
7.5
1000
-
6
最大
8
1000
10
6
-12
最大
10
1000
12
6
ns
1,2
-10
最大
10
1000
ns
1
-10L
最大
单位
网址:
www.hbe.co.kr
REV.0.0 ( 2003年1月)。
7
韩光电器有限公司。