欢迎访问ic37.com |
会员登录 免费注册
发布采购

HM6264ALSP-10 参数 Datasheet PDF下载

HM6264ALSP-10图片预览
型号: HM6264ALSP-10
PDF下载: 下载PDF文件 查看货源
内容描述: 8192字×8位高速CMOS静态RAM [8192-word x 8-bit High Speed CMOS Static RAM]
分类和应用:
文件页数/大小: 10 页 / 55 K
品牌: HITACHI [ HITACHI SEMICONDUCTOR ]
 浏览型号HM6264ALSP-10的Datasheet PDF文件第2页浏览型号HM6264ALSP-10的Datasheet PDF文件第3页浏览型号HM6264ALSP-10的Datasheet PDF文件第4页浏览型号HM6264ALSP-10的Datasheet PDF文件第5页浏览型号HM6264ALSP-10的Datasheet PDF文件第6页浏览型号HM6264ALSP-10的Datasheet PDF文件第7页浏览型号HM6264ALSP-10的Datasheet PDF文件第9页浏览型号HM6264ALSP-10的Datasheet PDF文件第10页  
HM6264A系列
写时序波形( 2 )
(
OE
低修正)
t
WC
地址
t
AW
t
CW * 2
CS1
*6
HM6264A系列
t
WR * 4
t
CW * 2
CS2
t
WP * 1
WE
t
AS * 3
*5
t
OH
t
WHZ
t
OW
*7
*8
DOUT
t
DW
t
DH
*9
DIN
有效数据
注:低重叠期间发生1.写
CS1,
高的CS 2 ,和一个低
WE 。
写开始
在中最新的转型
CS1
变低, CS2会高,
WE
变低。写
结束于中最早转型
CS1
要高, CS2会低,
WE
要高。
时间T
WP
从写入的开始写的末端测量。
2. t
CW
从后来的测量
CS1
变低或CS2变高到写的末尾。
3. t
AS
从地址有效到写的开始测量的。
4. t
WR
从最早的测量
CS1
or
WE
去高或CS2会低到年底
的写周期。
5.在此期间, I / O引脚处于输出状态,相对的,因此输入信号
相的输出必须不被应用。
6.如果
CS1
同时变为低配
WE
变低或之后
WE
变为低电平时,输出
保持在高阻抗状态。
7. DOUT为在该写周期中的最新写入的数据相同的相位。
8. Dout为下一个地址的读数据。
9.如果
CS1
低和CS2为高,在此期间, I / O引脚的输出状态。输入信号
的相位相反的输出不能被施加到I / O引脚
8