欢迎访问ic37.com |
会员登录 免费注册
发布采购

H5GQ1H24AFR-T2L 参数 Datasheet PDF下载

H5GQ1H24AFR-T2L图片预览
型号: H5GQ1H24AFR-T2L
PDF下载: 下载PDF文件 查看货源
内容描述: 1GB ( 32Mx32 ) GDDR5 SGRAM [1Gb (32Mx32) GDDR5 SGRAM]
分类和应用: 双倍数据速率
文件页数/大小: 173 页 / 2968 K
品牌: HYNIX [ HYNIX SEMICONDUCTOR ]
 浏览型号H5GQ1H24AFR-T2L的Datasheet PDF文件第5页浏览型号H5GQ1H24AFR-T2L的Datasheet PDF文件第6页浏览型号H5GQ1H24AFR-T2L的Datasheet PDF文件第7页浏览型号H5GQ1H24AFR-T2L的Datasheet PDF文件第8页浏览型号H5GQ1H24AFR-T2L的Datasheet PDF文件第10页浏览型号H5GQ1H24AFR-T2L的Datasheet PDF文件第11页浏览型号H5GQ1H24AFR-T2L的Datasheet PDF文件第12页浏览型号H5GQ1H24AFR-T2L的Datasheet PDF文件第13页  
H5GQ1H24AFR
.
调节器
ADD / CMD中心与CK / CK #
CMD / ADD
D
Q
GDDR5 SGRAM
CMD采样由CK / CK #作为SDR
添加一个由CK / CK #为DDR采样
D
Q
QB
CMD / ADD
DRAM “
CORE
CK / CK #
(1GHz)
振荡器
PLL
WCK2CK
校准
数据的Tx / Rx
D
Q
PLL
/2
WCK / WCK #
(2GHz)
为了EDC销
WCK
INT
(1GHz)
早/晚
时钟相位
调节器
鉴相器/
相位累加器
CoreLogic的
早/晚,从
校准数据
DQ [0]‐[7]
(4Gbps)
Q
D
Q
D
接收器
时钟
时钟相位
调节器
DQ
D
D
Q
Q
DRAM “
CORE
For 8 data bits
图2 :一个例子时钟系统的框图
这份文件是一个普通的产品说明,如有变更,恕不另行通知。海力士半导体公司不承担任何
用于描述电路的责任。没有专利许可。
1.0版/十一月2009年
9