HY57V283220 （L） T（ P）/ HY5V22 （L）的F（ P）的
4银行X 1M X 32位同步DRAM
描述
的力士HY57V283220 （L） T（ P）/ HY5V22 （L）的F（ P）为一个134217728位CMOS同步DRAM ，非常适用于
内存的应用程序需要广泛的数据I / O和高带宽。 HY57V283220 （L） T（ P）/ HY5V22 （L）的F（ P）为奥尔加
的发布，作为1,048,576x32 4banks 。
HY57V283220 （L） T（ P）/ HY5V22 （L）的F（ P）是提供参考的正边沿完全同步操作
时钟。所有输入和输出都与时钟输入的上升沿同步。数据通路是内部
流水线，以达到非常高的带宽。所有的输入和输出电压电平与LVTTL兼容。
可编程选项包括管道的长度的连续的读（ 2个读延迟或3） ，数量或写入
由一个单一的控制命令（ 1,2,4,8或整页突发长度）发起的周期，突发计数
序列（顺序或交错） 。一阵正在进行读或写周期可以由突发终止被终止
命令，或者可以通过一个新的脉冲串被中断并在替换的读或写命令中的任何周期。 （该流水线
设计不是由` 2N`规则的限制。 ）
特点
•
•
•
•
•
•
JEDEC标准的3.3V电源
所有器件引脚与LVTTL接口兼容
86TSOP - II ， 90Ball FBGA与引脚间距为0.8mm
所有输入和输出参考的正边缘
系统时钟
通过DQM0,1,2和3个数据屏蔽功能
•
国内四家银行的操作
•
突发读取单一写操作
可编程CAS延时; 2 ， 3个时钟
•
•
•
自动刷新和自刷新
4096刷新周期/ 64ms的
可编程的突发长度和突发类型
- 1，2 ，4，8或全部页面为顺序突发
- 1，2 ，4或8对交错突发
订购信息
产品型号
HY57V283220(L)T(P)-5
HY5V22(L)F(P)-5
HY57V283220(L)T(P)-55
HY5V22(L)F(P)-55
HY57V283220(L)T(P)-6
HY5V22(L)F(P)-6
HY57V283220(L)T(P)-7
HY5V22(L)F(P)-7
HY57V283220(L)T(P)-H
HY5V22(L)F(P)-H
HY57V283220(L)T(P)-8
HY5V22(L)F(P)-8
HY57V283220(L)T(P)-P
HY5V22(L)F(P)-P
HY57V283220(L)T(P)-S
HY5V22(L)F(P)-S
时钟频率
200MHz
183MHz
166MHz
143MHz
组织
接口
包
4Banks X 1Mbits X32
133MHz
125MHz
100MHz
100MHz
LVTTL
86TSOP-II
90Ball FBGA
注）
海力士支持无铅一部分与同规格的每一个速度等级。
这份文件是一个普通的产品说明，如有变更，恕不另行通知。 Hynix半导体公司不承担
用于描述电路的任何责任。没有专利许可。
修订版0.9 2004 /月
HYNIX [ HYNIX SEMICONDUCTOR ]
