ICM7561/7541/7521
SERIAL INTERFACE TIMING AND OPERATION DIAGRAM
t
5
t
1
t
4
t
6
CS
SCK
SDI
C3
t
2
t
3
MSB
C2
C1
D0
LSB
Figure 1. Serial Interface Timing Diagram
CS
(ENABLE
SCK)
(UPDATE
OUTPUT)
SCK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
SDI
C3
C2
C1
C0
D11
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
D0
MSB
LSB
Figure 2. Serial Interface Operation Diagram
CONTENTS OF INPUT SHIFT REGISTER
DEVICE
BIT
CONTROL WORD
MSB
ICM7561
ICM7541
ICM7521
12
10
8
C3
C3
C3
C2
C2
C2
C1
C1
C1
C0
C0
C0
D11 D10
D9
D7
D8
D6
D9
D7
D5
D8
D6
D4
D7
D5
D3
D6
D4
D2
D5
D3
D1
D4
D2
D0
D3
D1
X
D2
D0
X
D1
A1
A1
DATA WORD
LSB
D0
A0
A0
Figure 3. Contents of Input Shift Register
Rev. A6
ICmic reserves the right to change specifications without prior notice
5