初步信息
ICS650-21
系统外设时钟源
最低
典型
最大
7
VDD+0.5
70
260
150
5.5
0.8
0.4
50
30
±50
5
25.000
单位
V
V
C
C
C
V
V
V
V
V
V
mA
mA
mA
pF
兆赫
PPM
ns
ns
%
%
ps
ps
ps
电气规格
参数
电源电压（VDD）
输入和时钟输出
工作环境温度
焊接温度
储存温度
工作电压（VDD）
输入高电压， VIH
输入低电压， VIL
输出高电压， VOH
输出低电压， VOL
输出高电压， VOH ， VDD = 3.3V或5V
工作电源电流， IDD ，在5V
工作电源电流， IDD ，在3.3V
短路电流， VDD = 3.3
输入电容
输入晶体或时钟频率
输出时钟精度（综合误差）
输出时钟上升时间
输出时钟下降时间
输出时钟占空比， UCLCK
输出时钟占空比， PCLCK ， ACLCK
一个西格玛抖动，但ACLK
一个西格玛抖动， ACLK
绝对时钟周期抖动PCLK ， UCLK ， 20M
条件
参考GND
参考GND
10秒以内
绝对最大额定值（注1 ）
-0.5
0
-65
3.0
2
直流特性（ VDD = 3.3V或5V ，除非另有说明）
选择输入， OE
选择输入， OE
VDD = 3.3V ， IOH = -8mA
2.4
VDD = 3.3V ， IOL = 8毫安
IOH=-8mA
VDD-0.4
空载时，请注意2
空载时，请注意2
每路输出
除了X1
交流特性（ VDD = 3.3V或5V ，除非另有说明）
所有时钟
0.8〜 2.0V
2.0〜 0.8V
在VDD / 2
在VDD / 2
1
1.5
1.5
60
55
40
45
50
50
75
120
- 500
500
注意事项：
1.强调超出上述绝对最大额定值可能会导致器件永久性损坏。经久
置身于上述的操作限制，但下面的绝对最高配置水平可能影响器件的可靠性。
2.所有时钟的最高频率。
外部元件
该ICS650需要的外部元件正常工作的最小数目。脱钩
0.1μF的电容应连接在VDD和GND之间（引脚4和6 ，并且销16和14） ，
尽量靠近芯片越好。也可以使用为每个时钟输出33Ω的串联端接电阻器。该
25.000 MHz晶体必须连接尽可能靠近芯片越好。水晶应该是一个基本的
模式，并联谐振，为30ppm或更高（满足以太网规范）。水晶电容应
从销X1到地面和X2与地相连。这些电容的值由给定的
下面的等式，其中C
L
是晶体负载电容：水晶瓶盖（PF ） = （C
L
-12 ）× 2，因此，对于一个
晶体具有16pF的负载电容， 2为8pF帽应该被使用。如果一个时钟输入时，把它打入X1
离开X2悬空。
MDS 650-21一
3
修订版010301
集成电路系统公司• 525赛街•圣何塞• CA • 95126 • （ 408 ） 295-9800tel •www.icst.com
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
