集成
电路
系统公司
ICS83948I
L
OW
S
KEW
, 1-
TO
-12
D
。微分
-
TO
-LVCMOS ˚F
ANOUT
B
UFFER
测试条件
CLK ， NCLK ;
注1A
LVCMOS_CLK ;
注1B
f
≤
150MHz
f
≤
150MHz
测量
边@V上升
DDO
/2
测量
边@V上升
DDO
/2
0.8V至2V
0.8V至2V
˚F < 150MHz的
0.2
0.2
TCYCLE / 2 - 800
最低
典型
最大
250
3.75
4
350
1.5
2
1.0
1.0
TCYCLE / 2 + 800
11
单位
兆赫
ns
ns
ps
ns
ns
ns
ns
ps
ns
ns
ns
ns
ns
ns
T
ABLE
5. AC - C
极特
,
V
DD
= V
DDO
= 3.3V ± 0.3V ，T
A
= -40°
TO
85°
符号参数
f
最大
输出频率
t
PD
传播延迟
2.25
2
t
SK （ O）
t
SK （PP）的
t
R
t
F
t
PW
t
PZL
, t
PZH
t
PLZ
, t
PHZ
输出偏斜;注2： 6
帕吨至帕吨倾斜;
注3,6
输出上升时间
输出下降时间
输出脉冲宽度
输出禁止时间;注4
CLK ， NCLK
LVCMOS_CLK
输出使能时间;注4
11
CLK_EN到
1
时钟使能
CLK ， NCLK
建立时间;
t
S
CLK_EN到
注5
0
LVCMOS_CLK
CLK ， NCLK到
1
时钟使能
CLK_EN
t
H
保持时间;
LVCMOS_CLK
注5
1
到CLK_EN
注1A ：从差分输入交叉点V测量
DDO
输出的/ 2 。
注1B ：从V测
DD
输入到V / 2或交叉点
DDO
输出的/ 2 。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测量V
DDO
/2.
注3 ：定义为偏移在不同的设备输出端在相同的电源电压和与操作之间
同等负载条件。使用同一类型的每个设备上的输入，输出在V测量
DDO
/2.
注4 ：这些参数由特性保证。在生产中测试。
注5 ：建立和保持时间是相对于输入时钟的上升沿。
注6 ：该参数定义符合JEDEC标准65 。
83948AYI
www.icst.com/products/hiperclocks.html
4
REV 。 Ç二〇〇五年十二月十五日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
