集成
电路
系统公司
ICS8523I-03
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-LVHSTL ˚F
ANOUT
B
UFFER
TYPE
动力
输入
描述
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2
名字
GND
CLK_EN
3
4
5
6
7
8, 9
10
11, 12
13, 18
14, 15
16, 17
19, 20
CLK_SEL
CLK0
nCLK0
CLK1
nCLK1
nc
V
DD
nQ3 ， Q3
V
DDO
NQ2 ， Q2
NQ1 ， Q1
nQ0 ， Q0
输入
输入
输入
输入
输入
未使用
动力
产量
动力
产量
产量
产量
电源接地。
同步时钟使能。高电平时，时钟输出时钟跟随
输入。低电平时， Q输出被强制低， NQ输出被强制
上拉
高。 LVCMOS / LVTTL接口电平。
时钟选择输入。当HIGH ，选用差分CLK1 ， nCLK1
下拉输入。当低，选择CLK0 ， nCLK0投入。
LVCMOS / LVTTL接口电平。
下拉非INVER婷差分时钟输入。
上拉
上拉
INVER婷差分时钟输入。
INVER婷差分时钟输入。
无连接。
核心供电引脚。
差分输出对。 LVHSTL接口电平。
输出电源引脚。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
差分输出对。 LVHSTL接口电平。
下拉非INVER婷差分时钟输入。
注意：
上拉
和
下拉
是指内部输入电阻。见表2 ，引脚特性，为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
参数
输入电容
输入上拉电阻
输入下拉电阻
51
51
测试条件
最低
典型
最大
4
单位
pF
KΩ
KΩ
8523AGI-03
www.icst.com/products/hiperclocks.html
2
REV 。一2004年10月5日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
