集成
电路
系统公司
ICS8523I
L
OW
S
KEW
, 1-
TO
-4
D
。微分
-
TO
-HSTL ˚F
ANOUT
B
UFFER
这里仅是例子。如果驱动程序是从其他供应商，
使用他们的终端建议。请咨询
驱动组件的供应商以确认驾驶员之三
mination要求。
LVPECL ç
LOCK
I
NPUT
I
覆盖整个院落
在PCLK / nPCLK接受LVPECL ， CML ， SSTL等
差分信号。双方V
摇摆
和V
OH
必须满足V
PP
和V
CMR
输入要求。
图4a至4f
显示接口
示例， HiPerClockS PCLK / nPCLK输入的驱动
最常见的驱动程序类型。输入接口建议
3.3V
3.3V
3.3V
R1
50
R2
50
PCLK
3.3V
ZO = 50欧姆
CML
3.3V
ZO = 50欧姆
ZO = 50欧姆
NPCLK
HiPerClockS
PCLK / nPCLK
R1
100
ZO = 50欧姆
PCLK
NPCLK
HiPerClockS
PCLK / nPCLK
CML内置上拉
F
IGURE
4A 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
O
笔
C
OLLECTOR
CML ð
河
F
IGURE
4B 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
B
UILT
-I
N
P
ULLUP
CML ð
河
3.3V
3.3V
3.3V
3.3V
3.3V
3.3V
3.3V LVPECL
ZO = 50欧姆
C1
R3
84
R4
84
PCLK
ZO = 50欧姆
C2
NPCLK
HiPerClockS
PCLK / nPCLK
R3
125
R4
125
PCLK
ZO = 50欧姆
ZO = 50欧姆
NPCLK
LVPECL
R1
84
R2
84
HiPerClockS
输入
R5
100 - 200
R6
100 - 200
R1
125
R2
125
F
IGURE
4C 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL ð
河
F
IGURE
4D 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL ð
河流
AC - C
OUPLE
2.5V
3.3V
2.5V
R3
120
SSTL
ZO = 60欧姆
PCLK
ZO = 60欧姆
NPCLK
HiPerClockS
PCLK / nPCLK
ZO = 50欧姆
R5
100
C2
3.3V
3.3V
3.3V
ZO = 50欧姆
LVDS
C1
R4
120
R3
1K
R4
1K
PCLK
NPCLK
HiPerClockS
PCL K / N PC LK
R1
120
R2
120
R1
1K
R2
1K
F
IGURE
4E 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
SSTL ð
河
F
IGURE
4F 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVDS ð
河
8523BGI
www.icst.com/products/hiperclocks.html
9
REV 。 Ç 2004年9月16日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
